| ¥iµ{¦¡Å޿褸¥óFPGA/PLD½ÄÀ»¥¼¨Óªº¨t²Î³]p |
|
¥iµ{¦¡Å޿褸¥óªºÀ³¥Î¤é¯q´¶¤Î¡A¦ý¬O¦b¤uµ{®v·í¤¤¡A¤´µM¦s¦b¤@¨Ç¼Ò½kªº·§©À¡C¥»¤å¸Ô²Ó¤¶²Ð¤F¥iµ{¦¡¤¸¥ó¡B¥i«½sµ{¤¸¥ó©M¥i«°t¸m¤¸¥óªº°ò¥»·§©À¡A¥¦¹ï¥¿½T¿ï¾Ü¤¸¥ó¬Û·í«n¡C
½Ðµn³°ºô¯¸¾\Ū¥þ¤å>> |
| |
|
 |
| ¦pªG±z¤w¸g¬O¹q¤l¤uµ{±M¿èºX¤Uºô¯¸ªºµù¥U¥Î¤á¡A½Ð¨Ï¥Î±z즳ªºµù¥U±b¸¹µn¤J¡AµL¶·¦A¦¸µù¥U |
 |
|
 |
|
 |
|