電子工程專輯

複雜設計中的信號完整性

引言：在SoC設計中，信號之間的耦合作用會產生信號完整性問題，忽視信號完整性問題可能導致信號之間產生串擾，可靠性、可製造性和系統性能也會降低，本文介紹在ASIC晶片設計中解決信號完整性問題的方法。

請登陸或註冊網站閱讀全文>>

還未註冊? 快速註冊成為電子工程專輯用戶

電子信箱：
密碼：
確認密碼：
公司名：
工作性質：
產品和服務：

點擊此處填寫完整註冊信息，即可免費訂閱電子工程專輯信息速遞，並在線申請訂閱雜誌。

已經註冊? 登錄閱覽全部精彩內容

	如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊
電子工程專輯旗下網站：電子工程專輯印度版電子工程專輯英文版電子工程專輯韓文版電子工程專輯簡體中文版模擬混合信號電源系統 Embedded Design India Power Design India 家用娛樂系統手持電子設備工業控制汽車電子設計

如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊

電子工程專輯旗下網站：

	最新信息
ADI推Femtocell基地用3G收發器 (2009-01-06) Xilinx推駕駛輔助系統專用解決方案 (2009-01-06) PQI將於2009 CES展出新款SSD (2009-01-06) HTC桃園購地　打造專屬園區 (2009-01-06) 083Q聯發科蟬聯電視晶片冠軍 (2009-01-06) 需求減少　NAND Flash位元成長率持續下滑 (2009-01-06) 上熱下冷　回顧08年核心晶片市場發展 (2009-01-06) 富士通表示不可能將旗下硬碟業務賣給WD (2009-01-06)

論壇慶周年 New!

專題總匯

• 設計揭密

熱門關鍵字

• RFID

• gphone

• LED

• WiMax

• MEMS

eMedia Asia	EE Times - Asia\|EE Times - India\|\|
環球資源	\|\|\|Electronic Components\|Computer Products\|Trade Show Center
TechInsights	EE Times\|ESM Online\|EE Times JAPAN