電子工程專輯

透過增加容許量實現時序收斂設計的方法
作者: TED WILLIAMS

在大規模IC設計中實現時序收斂是一個最具挑戰性的問題。本文作者結合實際的設計闡述了時序收斂設計的一些新思路，包括在設計早期考慮時序收斂問題、增加設計容許量、採用合適大小的塊等。

請登陸或註冊網站閱讀全文>>

還未註冊? 快速註冊成為電子工程專輯用戶

電子信箱：
密碼：
確認密碼：
公司名：
工作性質：
產品和服務：

點擊此處填寫完整註冊信息，即可免費訂閱電子工程專輯信息速遞，並在線申請訂閱雜誌。

已經註冊? 登錄閱覽全部精彩內容

	如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊
電子工程專輯旗下網站：電子工程專輯印度版電子工程專輯英文版電子工程專輯韓文版電子工程專輯簡體中文版模擬混合信號電源系統 Embedded Design India Power Design India 家用娛樂系統手持電子設備工業控制汽車電子設計

如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊

電子工程專輯旗下網站：

	最新信息
自動歸零運算放大器在可攜式設備訊號調理中的應用 (2009-01-07) Xilinx的DFE方案加速LTE系統開發 (2009-01-07) SiGe推出超小型WLAN功率放大器 (2009-01-07) 瑞薩推SH-Mobile專用HD Video中介軟體 (2009-01-07) 可設定輸入限流的1.6MHz同步升壓穩壓器 (2009-01-07) 磐儀多項創新應用技術獲得專利認證 (2009-01-07) 盛群推出新一代迴音晶片HT8972 (2009-01-07) 軟板用油墨、光通訊技術取得經濟部SBIR補助 (2009-01-07)

論壇慶周年 New!

專題總匯

• 設計揭密

熱門關鍵字

• RFID

• gphone

• LED

• WiMax

• MEMS

eMedia Asia	EE Times - Asia\|EE Times - India\|\|
環球資源	\|\|\|Electronic Components\|Computer Products\|Trade Show Center
TechInsights	EE Times\|ESM Online\|EE Times JAPAN