首頁| 登錄| 現在註冊   [2009年01月06日]
Global Sources
電子工程專輯
用戶登錄 首頁 / 用戶登錄

用分層實體合成工具實現千萬閘級複雜晶片的一次性時序收斂


在解決時序收斂問題中,WLM方法建立在後處理時序與合成時序耦合的基礎上,對於更小線寬的製程技術,互連對晶片的延遲特性影響很大,而基於WLM的時序幾乎與後處理時序無關,它是一種靜態方法,因而不能滿足千萬閘級複雜晶片設計對一次性時序收斂的要求。本文介紹的實體合成工具使用基於佈線的水平和垂直方向的電阻及電容參數的模組RC模型,能夠對後佈線時序進行更精確的預測,從而加快時序收斂。

請登陸或註冊網站閱讀全文>>


如果您已經是電子工程專輯旗下網站的註冊用戶,請使用您原有的註冊帳號登入,無須再次註冊

電子工程專輯旗下網站:

最新信息
論壇慶周年  New!


論壇慶周年
留言贏大獎


專題總匯
 •   設計揭密
 •   設計技巧
 •   關鍵數據
 •   線上專題
 •   技術廣角
 •   下載中心
 •   活動訊息
 •   展會報導

熱門關鍵字
 •   RFID
 •   數位相框
 •   gphone
 •   LED
 •   WiMax
 •   MEMS
 •   太陽能電池
返回頁首