將信號完整性分析導入網路產品線路板設計


高密度ASIC和百萬閘級FPGA的使用帶來了一個新的問題，即信號完整性問題，它在晶片內外都可能存在。如果IC設計人員沒有使用良好的接地技術，距離很近的連線間產生的晶片上寄生效應和互聯耦合很快會導致通訊延遲，此外片外I/O緩衝器同步開關噪音、封裝寄生效應、晶片和線路板連接部份產生的串擾及回聲信號等也會使得表面上行得通的系統設計根本無法工作。本文將介紹信號完整性工具的選用問題。