利用DFT規則提高ASIC錯誤檢測範圍
作者:Luke L. Chang

本文是作者關於錯誤檢測範圍分析和ASIC設計全掃描測試模擬的第二篇文章(第一篇《在設計中遵循DFT規則提高錯誤檢測覆蓋率》見本刊今年8月第二期)。在前一篇?作者討論了一些實用的方法，系統地分析了未包含在全掃描檢測範圍內的?定錯誤，並提供設計實例，文中主要講了一些重要的DFT規則，只要遵循這些規則就能大大提高錯誤檢測範圍。本文則詳細介紹如何針對錯誤檢測範圍(而不是邏輯驗証)用錯誤模擬的方法來模擬ASIC非掃描向量，其中的原理同樣可以應用在FPGA等其它IC設計中。