Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

嵌入式記憶體的可測試設計技術

上網時間: 2003年11月17日     打印版  Bookmark and Share  字型大小:  

關鍵字:embedded memory  DFT  MBIST  EDA  design 

記憶體內建式自我測試(MBIST)技術可以自動實現記憶體單元或陣列的RTL級內建自測試電路,MBIST的EDA工具支援多種測試演算法的自動實現,可針對一個或多個內嵌記憶體自動製作BIST邏輯,並完成BIST邏輯與記憶體的連接,此外MBIST結構中還可包括故障自動診斷功能,方便了故障定位和開發針對性測試向量。本文將介紹用於嵌入式記憶體設計MBIST技術,並對其電路結構進行討論。

隨著半導體製程尺寸不斷縮小,IC設計規模越來越大,高度複雜的IC產品正面臨著高可靠性、高品質、低成本以及更短的產品上市週期等日益嚴峻的挑戰。一方面隨著半導體製程尺寸的縮小,嵌入式記憶體可能存在的缺陷類型越來越多;另一方面,隨著IC產品的複雜度的提高,ROM、RAM、EEPROM在IC產品中的比重越來越大。

嵌入式記憶體的可測試設計技術包括直接測試、用嵌入式CPU進行測試和內建自測試技術(MBIST)。直接測試方法利用自動測試設備進行測試,可以輕易實現多種高品質測試演算法,但是這種方法存在著一些不足之處,一是在ATE機上實現的演算法越複雜,對ATE機記憶體的容量要求越高,測試的費用也就越高;二是在ATE機上不易實現對嵌入式記憶體的‘全速’測試,測試時脈的工作頻率越高,測試成本越高;三是由於晶片周邊接腳的限制,對晶片內大容量嵌入式記憶體進行直接測試往往不大現實。利用嵌入式CPU進行測試的好處在於不需要對設計硬體做任何修改,而且測試演算法的修改與實現可以透過靈活修改CPU軟體程式完成。但是這種方法也存在缺點,首先是設計中的CPU並沒有和所有的嵌入式記憶體直接相連,其次編寫或修改軟體程式實現測試演算法需要耗費大量的人力,另外這種方法還很難對儲存CPU程式的記憶體進行測試。圖1:記憶體模組結構框圖。

MBIST技術的缺點是增加了晶片的面積並有可能影響晶片的時序特性,然而,隨著記憶體容量的增加,這種方法所增加的晶片面積所佔的比例相對很小,而且這種測試技術還有很多其它技術優勢。首先它可以實現可測性設計自動化,自動實現通用記憶體測試演算法,達到高測試品質、低測試成本的目的;其次MBIST電路可以利用系統時脈進行‘全速’測試,因而覆蓋更多產生缺陷,減少測試時間;最後它可以針對每一個儲存單元提供自診斷和自修復功能。此外MBIST的初始化測試向量可以在很低成本的測試設備上進行。所以,從高測試品質、低測試成本的角度考慮,MBIST是目前嵌入式記憶體測試設計主流技術。

MBIST概述圖2:簡單的MBIST模組示意圖。

BIST是一種結構性DFT技術,它將元件的測試結構置於該元件內部。BIST結構可以測試多種類型的電路,包括隨機邏輯元件和規整的電路結構如數據通道、記憶體等。BIST電路視其應用對象不同其實現存在顯著差異,但任何類型的BIST都有共同的用途。BIST結構可以針對目標電路自動產生各種測試向量,並對輸出響應進行比較。目標電路的類型也呈現多樣化特徵,它可以是整個晶片設計,也可以是設計模組或設計模組中的某個結構。此外,測試向量產生以及輸出比較電路也可能存在差異。

下面我們主要探討MBIST。大型、複雜電路通常包含多處難以測試的邏輯部份,即使就可測試性最好的大型設計而言,也同樣需要耗費大量測試產生時間、佔用大量的ATE記憶體和ATE測試時間,所有這些都是非常昂貴,但對於採用ATPG方法進行測試而言又是必需的。另外,由於記憶體缺陷類型不同於一般邏輯的缺陷類型,記憶體在較大規模設計之中層次較深,ATPG通常不能提供完備的記憶體測試解決方案,而MBIST技術則可以解決這些問題。BIST能夠在不犧牲檢測品質的前提下提供一種記憶體測試解決方案,在很多情況下,BIST結構可以徹底消除或大幅減少對外部測試向量產生(以及ATE機記憶體容量)和測試應用時間的需要。設計人員可以在某設計內部執行MBIST電路,並由於MBIST電路鄰近被測試的記憶體而輕易實現全速測試,設計人員也可以從該設計較高層次執行MBIST流程。圖3:採用比較器實現的MBIST電路。

MBIST電路以某項設計中的RAM和ROM模型為目標。前面已經提到,由於記憶體缺陷類型不同於一般邏輯的缺陷類型,所以檢測RAM和ROM不同於檢測隨機邏輯,MBIST針對檢測RAM和ROM共有的缺陷類型採用了有效的電路和演算法。MBIST電路還可以基於各種演算法產生多種測試向量,每種測試向量都著重測試一種特定的電路類型或錯誤類型。比較電路具有多種獨特的實現方式,其中包括比較器和標籤分析器。記憶體電路模型一般由三個基本模組組成,分別是地址譯碼器、讀/寫控制邏輯以及儲存單元陣列(圖1)。

MBIST架構

MBIST通常採用一種或多種演算法為測試記憶體一種或多種缺陷類型而特別設計,MBIST電路包括測試向量產生電路、BIST控制電路、響應分析器三部份(圖2)。

測試向量產生電路可產生多種測試向量,不同的測試演算法實現的電路所產生的測試向量內容也不同;BIST控制電路通常由狀態機實現,控制BIST對記憶體的讀寫作業,響應分析器既可以用比較器實現,也可以用壓縮器多輸入>圖4:採用壓縮器實現的MBIST電路。 移位暫存器(MISR)電路實現,它對照已知正常的記憶體響應,比較實際記憶體模型響應並檢測元件錯誤。

採用比較器實現的MBIST電路如圖3所示,該電路提供兩個標誌輸出訊號tst_done和fail_h通知系統測試進程的狀態和結果。tst_done在測試結束時被置為有效狀態,在測試過程中發現任何錯誤,fail_h訊號即置為有效並保持到測試結束。採用壓縮器實現的MBIST電路如圖4所示,該電路提供了基於MISR的比較技術,測試結束後可以輸出壓縮後的標籤暫存器結果。

通常情況下,MBIST電路不僅可以篩選出失效的元件,還能夠自動分析失效的原因,此時測試數據同時被用來分析定位記憶體失效的具體地址空間。

此外,特殊的MBIST電路還可以提供自診斷和自修復功能。在MBIST電路中導入內建自分析模組,BIST模組根據失效的數據和地址等資訊輸出相應的控制訊號R2R1R0,把系統對記憶體失效地址空間的讀寫作業指向用於自修復冗餘設計。

MBIST電路通常還包括BIST Collar模組,BIST Collar模組的內容包括處理電路、掃描旁路電路、多工器電路和MISR電路等,其中掃描旁路電路最為常用(圖5)圖5:掃描旁路電路結構框圖。

MBIST實現與EDA工具

MBIST工具允許設計人員將更多時間花在設計工作中,而不是在有關測試的問題上憂心忡忡。工具已經內建了開發記憶體測試和管理BIST電路所必需的知識,其產生的故障診斷電路允許設計人員對故障數據進行識別和分析。它可以產生相應的testbench,方便對MBIST周邊電路邏輯展開驗證,還可產生相應的自動化腳本文件以有助於邏輯合成的自動化執行。此外對任何EDA工具來說,要想有效工作就必須能夠適應設計者現有的設計流程,遵循各種產業標準。

MBISTArchitect是Mentor公司提供的MBIST自動化EDA工具。它可以針對一個或多個嵌入式記憶體開發嵌入式測試電路,自動實現記憶體單元或陣列的RTL級內建自測試電路。它支援多種測試演算法,可對一個或多個內嵌記憶體自動製作BIST邏輯,並完成BIST邏輯與記憶體的連接,另外還能在多個記憶體之間共享BIST控制器,實現平行測試,因而縮短測試時間並節約晶片面積。MBIST結構中還可以包括故障的自動診斷功能,方便了故障定位和開發針對性的測試向量。

作者:牛風舉


DFT應用工程師


Email: actel_niu@mentor.com


明導(上海)電子科技有限公司




投票數:   加入我的最愛
我來評論 - 嵌入式記憶體的可測試設計技術
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


 
返回頁首