| 基於架構與基於流程的DFT測試方法之比較 |
|
ASIC設計平均閘數不斷增加，這迫使設計團隊將20%到50%的開發工作花費在與測試相關的問題上，以達到良好的測試覆蓋率。儘管遵循可測試設計(DFT)規則被認為是好做法，但對嵌入式RAM、多時脈域、復位線和嵌入式IP的測試處理將顯著影響設計進度。即使解決了上述所有問題，開發者也幾乎不可能達到100%的安裝性故障(stuck-at fault)覆蓋率。其結果是，ASIC設計常常在故障覆蓋率低於90%的情況下就投入生產，因而造成不必要的元件缺陷率和板級故障。
請登陸網站閱讀全文>> |
| |
|
 |
| 如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊 |
|
|
|
|
|
|
