PMC和LSI加入6Gb背板競爭 採用二進制法打造串列/解串列器 PMC-Sierra和LSI Logic推出串列器/解串列器元件,目標是將基於背板的系統速度提高到6Gbps。這兩家公司正追趕Accelerant Networks和Rambus的同類產品,儘管目前他們只能算是處於這類高速背板設計開拓期。
請登陸網站閱讀全文>>
電子工程專輯旗下網站:
RSS 新聞閱讀器|意見回饋|網站導覽|協助|關於我們|隱私政策|聯繫我們|使用條款|安全承諾
Copyright © 2008 eMedia Asia Ltd. 本網站所有內容均受版權保護。
未經版權所有人明確的書面許可,不得以任何方式或媒體翻印或轉載本網站的部分或全部內容。