| ¥ÎFPGA¹ê²{DVB½X¬y¤ÀªR¥\¯àªº´O¤J¦¡³]p¤è®× |
|
°w¹ï¶Ç²Î¼Æ¦ìµø°T¼s¼½¨t²Î½X¬y¤ÀªR»ö»ù®æ©ù¶Q¡B¨Ï¥Î¤£¤è«Kªº°ÝÃD¡A¥»¤å´£¥X¤@ºØ©Ê»ù¤ñ¸û¦nªº¸É¥R³]p¤è®×¡A¥¦¥H³q¥ÎªºFPGA©MRTOS¬°°ò¦¡B°ò©ó´O¤J¦¡µwÅ饥x¨Ó¹ê²{½X¬y¤ÀªR¥\¯à¡C¤å¤¤ÁÙÄÄz¤F½X¬y±Ä¶°¡B½X¬y¤ÀªR©M¸ê°TÅã¥Üµ¥¦h¶µÃöÁä§Þ³N¡C
½Ðµn³°ºô¯¸¾\Ū¥þ¤å>> |
| |
|
 |
| ¦pªG±z¤w¸g¬O¹q¤l¤uµ{±M¿èºX¤Uºô¯¸ªºµù¥U¥Î¤á¡A½Ð¨Ï¥Î±z즳ªºµù¥U±b¸¹µn¤J¡AµL¶·¦A¦¸µù¥U |
 |
|
 |
|
 |
|