電子工程專輯

智原推出新一代0.13μm IC設計方法TEMPLATE Family

智原科技(Faraday)發表其新一代0.13μm IC設計方法TEMPLATE Family，以0.25μm製程的成本實現0.13μm的效能。TEMPLATE是一種能同時實現高效能、短晶圓製造週期、低單位成本、低光罩成本的新一代IC設計技術，此款設計同時應用在SoC的設計上，更能大幅縮短設計開發時間及IP成本。

請登陸網站閱讀全文>>

還未註冊? 快速註冊成為電子工程專輯用戶

電子信箱：
密碼：
確認密碼：
公司名：
工作性質：
產品和服務：

點擊此處填寫完整註冊信息，即可免費訂閱電子工程專輯信息速遞，並在線申請訂閱雜誌。

已經註冊? 登錄閱覽全部精彩內容

電子信箱：
密碼：
	登入密碼區分大小寫
	記住我的密碼忘記密碼

	如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊
電子工程專輯旗下網站：電子工程專輯印度版電子工程專輯英文版電子工程專輯韓文版電子工程專輯簡體中文版模擬混合信號電源系統 Embedded Design India Power Design India 家用娛樂系統手持電子設備工業控制汽車電子設計

如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊

電子工程專輯旗下網站：

	最新信息
危機即轉機　在艱困時代中走出創新之路 (2008-11-21) 經理人觀點(0811B) (2008-11-21) NAND快閃記憶體子系統設計的三種選擇 (2008-11-21) 專家評析︰你是電源遊牧民族嗎？ (2008-11-21) 嵌入式調查：作業系統應用現況分析 (2008-11-21) 新一代ARM核心提升效能　探析TI OMAP處理器演進 (2008-11-21) 來自蝴蝶的創意　Mirasol挑戰主流行動顯示技術 (2008-11-21) NI 推聲音與振動應用的PXI Express模組 (2008-11-21)