用戶登錄 首頁 / 用戶登錄

ASIC晶片的邏輯設計及驗證
作者:袁玉英

摘要：邏輯設計與驗證是ASIC(特定應用積體電路)的前端設計環節，是ASIC設計過程中極為重要的設計階段。本文結合2×2同步數位交叉連接電路的設計實例，說明如何採用Synopsys前端設計環境，系統地完成了邏輯級描述、驗證及邏輯級合成等步驟，因而得到驗證合成之後符合設計要求的閘級網表。

請登陸網站閱讀全文>>
電子信箱：
密碼： 登入密碼區分大小寫
記住我的密碼 忘記密碼
 
如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊

電子工程專輯旗下網站：

最新信息

專題總匯
 •   設計揭密
 •   設計技巧
 •   關鍵數據
 •   線上專題
 •   技術廣角
 •   下載中心
 •   活動訊息
 •   展會報導

熱門關鍵字
 •   RFID
 •   數位相框
 •   gphone
 •   LED
 •   WiMax
 •   MEMS
 •   太陽能電池
返回頁首