| 在一日晶片設計流程中採用自動化佈局的方法 |
|
美國加州大學柏克萊校區無線研究中心(BWRC)曾提出的一個革命性研究方向，即是眾多研究人員發展的「一日晶片設計」技術，目標是在24小時內將一個資料流程圖(Data Flow Diagram)轉換設計成GDSII佈局圖檔。該中心Broderson教授曾表示，儘管在一天之內實際完成系統單晶片(SoC)的目標尚未實現，但已經具備在幾小時以內實現一個小型12位元FIR濾波器測試晶片的技術。
請登陸網站閱讀全文>> |
| |
|
 |
| 如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊 |
|
|
|
|
|
|
