用戶登錄 首頁 / 用戶登錄

降低FPGA設計功耗的多種方法
作者:Arthur Yang

每一代新的FPGA都變得速度更快、密度更高及規模更大。那麼要怎麼做才能確保功耗不同時增加呢？許多設計抉擇，從明顯的元件選擇到更細微的狀態機值選擇等，都會對系統功耗構成影響。

請登陸網站閱讀全文>>
電子信箱：
密碼： 登入密碼區分大小寫
記住我的密碼 忘記密碼
 
如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊

電子工程專輯旗下網站：

最新信息

專題總匯
 •   設計揭密
 •   設計技巧
 •   關鍵數據
 •   線上專題
 •   技術廣角
 •   下載中心
 •   活動訊息
 •   展會報導

熱門關鍵字
 •   RFID
 •   數位相框
 •   gphone
 •   LED
 •   WiMax
 •   MEMS
 •   太陽能電池
返回頁首