用戶登錄 首頁 / 用戶登錄

數據緩衝設計的最佳選擇
作者:Casey Springer

引言：對於那些時脈頻率低於100MHz、記憶體密度低於512K數據緩衝應用來說，將該設計整合在一個單FPGA中常常能夠提供最理想的解決方案。然而，隨著緩衝記憶體的需求成長和時脈頻率的增加，設計者會發現採用分離FIFO和多埠記憶體的高性能和低成本特性將會提供獨特的優勢。

請登陸網站閱讀全文>>
電子信箱：
密碼： 登入密碼區分大小寫
記住我的密碼 忘記密碼
 
如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊

電子工程專輯旗下網站：

最新信息

專題總匯
 •   設計揭密
 •   設計技巧
 •   關鍵數據
 •   線上專題
 •   技術廣角
 •   下載中心
 •   活動訊息
 •   展會報導

熱門關鍵字
 •   RFID
 •   數位相框
 •   gphone
 •   LED
 •   WiMax
 •   MEMS
 •   太陽能電池
返回頁首