Actel Libero IDE 7.2為FPGA提供智慧功能


Actel新近推出Actel Libero IDE 7.2版，可提升以Actel現場可編程閘陣列(FPGA)為基礎設計的性能。新版IDE具有強化的SmartGen、SmartTime和SmartPower工具，提供全新的智財權(IP)核心產生功能，以支援Actel的Fusion可編程系統晶片(PSC)產品，並為採用Fusion、ProASIC3和 RTAX-S的設計人員提供增強的時序和功率分析功能。