| 準確的SoC混合模式模擬 |
|
隨著類比混合訊號設計電路日趨複雜，常用之模擬工具SPICE 和FastSPICE 在模擬速度與設計容量上已經不敷SoC的需求。電子設計自動化進而發展出數位模擬器(Verilog)與類比模擬器(SPICE)共同模擬的設計驗證環境，稱為混合模式模擬(Mixed-Mode Simulation)，以改善目前遇到的窘境。然而這種混合模式模擬並非傳統的混合訊號模擬，它需要處理不同模擬器之間的訊號，在準確度與便利性方面不易掌握，目前仍然受到IC 設計者的質疑，因此在使用率上並不十分普及。
請登陸網站閱讀全文>> |
| |
|
 |
| 如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊 |
|
|
|
|
|
|
