用戶登錄 首頁 / 用戶登錄

在高速訊號採集系統中用FPGA實現非同步FIFO設計
作者:賈 龍

目前數據採集系統正朝向高速和高精密度等方向發展。隨著FPGA(現場可編程邏輯閘陣列)的整合度和執行速度的提高，可以滿足高速數據採集系統的需求。FPGA內部具有豐富的記憶體單元，易於實現各種記憶體，如FIFO、雙埠RAM等；另外，基於查找表的邏輯單元適用於實現各種數位訊號處理，如濾波等，以輔助DSP處理器實現各種預處理。

請登陸網站閱讀全文>>
電子信箱：
密碼： 登入密碼區分大小寫
記住我的密碼 忘記密碼
 
如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊

電子工程專輯旗下網站：


專題總匯
 •   設計揭密
 •   設計技巧
 •   關鍵數據
 •   線上專題
 •   技術廣角
 •   下載中心
 •   活動訊息
 •   展會報導

熱門關鍵字
 •   RFID
 •   數位相框
 •   gphone
 •   LED
 •   WiMax
 •   MEMS
 •   太陽能電池
返回頁首