| 結合FPGA與結構化ASIC進行設計 |
|
由於結構化ASIC具有單位成本低、功耗低、性能高和轉換快(fast turnaound)等特點，越來越多的先進系統設計工程師正考慮予以採用。在結構化ASIC中，像通用邏輯閘、記憶體、鎖相環和I/O緩衝記憶體這些功能性資源都內嵌在晶片中經過預設計和預驗證的基層內。然後，該層和頂部少數金屬互聯層共同完成定製。與從頭開始製作的ASIC相比，這種方法可大幅縮短設計時間。
請登陸網站閱讀全文>> |
| |
|
 |
| 如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊 |
|
|
|
|
|
|
