以系統層級設計方法建立PAC PMP SoC驗證平台
作者:陳紀綱, 蘇培陞

Transaction Level Modeling (TLM)為系統設計人員提供了更高的抽象級，降低系統單晶片(SoC)開發的複雜度。TLM技術使得系統設計人員可以在架構設計階段，輕易的修改系統架構，進行實驗，收集數據，進而分析與改良系統。藉由TLM技術所開發之硬體平台的輔助，軟體工程師可以在架構設計階段結束後，利用此平台開始撰寫應用程式。TLM的硬體電路元件，亦成了硬體工程師的Cycle Accurate可執行規格書，或稱Reference Model。