加速設計流程　Aldec推新版Active-HDL工具


ASIC及FPGA設計工具以及混合語言模擬方案供應商Aldec.，近日宣佈Active-HDL最新版本Active-HDL 7.2，已於2006年12月11日正式上市。Active-HDL是一套以Windows為基礎，可支援FPGA/CPLD及ASIC設計輸入及驗證的平台，它可支援VHDL、Verilog、SystemVerilog、SystemC以及EDIF等從設計入門至硬體實現之完整流程。