| PCI Express Gen.2實體層類比前端設計 |
|
PCIe為一高速串列I/O介面，現今被廣泛地應用在PC市場，最高傳輸速率可達2.5Gbps/lane。但是隨著資料量增加，必須由更高速的介面來因應，取而代之的是PCIe Gen.2，它雖然提供5Gbps/lane並具有100%往前的相容性，但是在FR4電路板上造成的高頻損耗也相對嚴重。本文介紹利用1.2V 0.13um CMOS製程實現之PCIe Gen.2 PHY傳接器晶片，在通道長度達1.1公尺的FR4電路板仍可以正確解回資料和時脈，平均電流消耗約為80mA。
請登陸網站閱讀全文>> |
| |
|
 |
| 如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊 |
|
|
|
|
|
|
