| 電子系統級設計(ESL)所面臨的挑戰 |
|
一般而言， 電子系統級設計(ESL)模型可分為Programmer View (PV)， Programmer View with Timing(PVT)，Cycle Accurate(CA)等不同層級。除了CA層級的設計驗證可以沿用傳統RTL除錯(debug)概念：如在多設計語言(mixed-language)設計中作訊號追蹤，以及常以批次模式(batch mode)進行驗證與除錯之外。層級越高的模型，通常更著重在功能(functionality)和資訊交換(communication)的驗證，一些不必要的細節通常會被忽略，因此，除錯的方式也應有所不同。
請登陸網站閱讀全文>> |
| |
|
 |
| 如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊 |
|
|
|
|
|
|
.gif){kind=spacer}
