登錄電子工程專輯網站，時刻處於電子設計的潮流尖端 .

首頁 |

登錄 | 現在註冊

[ 2008年7月4日 ]


用戶登錄	首頁 / 用戶登錄

PCB上FPGA的同步開關雜訊分析

本文對SSN進行了系統性介紹，著重介紹由FPGA輸出緩衝導致的SSN。這種雜訊通常被稱為同步開關輸出雜訊(SSO)，與輸入緩衝導致的SSN不同。本文介紹了系統級SSO的成因，並提出了一種分層的系統級SSO建模方法。同時，本文還講解了如何將SSO模型與頻域和時域測量關聯，並提出幾種減少SSO的PCB設計方法。

請登陸網站閱讀全文>>

電子信箱

密碼

登入密碼區分大小寫

記住我的密碼忘記密碼?

如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊

電子工程專輯旗下網站：

• 電子工程專輯英文版 • 電子工程專輯印度版 • 電子工程專輯簡體中文版 • 電子工程專輯韓文版
• 手機設計 • 汽車電子設計 • 媒體播放器 • 電源系統
• 工業控制 • 模擬混合信號 • 家用娛樂系統 • Embedded Design India
• Power Design India

最新信息

•
行動WiMAX有沒有未來？ (2008-07-04)

•
Tessera授權三星OptiML Focus技術 (2008-07-04)

•
賽門鐵克推出端點整合式方案 (2008-07-04)

•
凌力爾特發表2.25MHz同步降壓穩壓器 (2008-07-04)

•
Catalyst推出16通道I2C/SMBus LED驅動產品 (2008-07-04)

•
IDC：綠色IT與虛擬化將帶動軟體服務市場成長 (2008-07-04)

•
Avago推出小型化表面安裝式環境光感測器 (2008-07-04)

•
新科金朋採惠瑞捷的射頻測試解決方案 (2008-07-04)

專題總匯

• 設計揭密

• 設計技巧

• 關鍵數據

• 線上專題

• 技術廣角

• 下載中心

• 活動訊息

• 展會報導

熱門關鍵字

• RFID

• 數位相框

• gphone

• LED

• WiMax

• MEMS

• 太陽能電池

返回頁首

eMedia Asia	EE Times - Asia \| EE Times - India \| \| \| IIC-Taiwan
環球資源	\| \| \| Electronic Components \| Computer Products \| Trade Show Center \| China Sourcing Fairs
TechInsights	EE Times \| ESM Online

RSS 新聞閱讀器