登錄電子工程專輯網站，時刻處於電子設計的潮流尖端 .

首頁 |

登錄 | 現在註冊

[ 2008年7月5日 ]


用戶登錄	首頁 / 用戶登錄

低功耗製造性測試的設計(第二部份)

避免測試功耗問題，尤其是測試超大規模SoC時的功耗問題的最佳途徑是在可測試性設計(DFT)過程中結合可感測功率的測試技術。本文第一部份已經介紹了動態功耗與測試之間的關係，第二部份將介紹兩種利用ATPG技術獲得低功率向量分佈的方法，但它們在指定功率預算方式上有根本的區別。

請登陸網站閱讀全文>>

電子信箱

密碼

登入密碼區分大小寫

記住我的密碼忘記密碼?

如果您已經是電子工程專輯旗下網站的註冊用戶，請使用您原有的註冊帳號登入，無須再次註冊

電子工程專輯旗下網站：

• 電子工程專輯英文版 • 電子工程專輯印度版 • 電子工程專輯簡體中文版 • 電子工程專輯韓文版
• 手機設計 • 汽車電子設計 • 媒體播放器 • 電源系統
• 工業控制 • 模擬混合信號 • 家用娛樂系統 • Embedded Design India
• Power Design India

專題總匯

• 設計揭密

• 設計技巧

• 關鍵數據

• 線上專題

• 技術廣角

• 下載中心

• 活動訊息

• 展會報導

熱門關鍵字

• RFID

• 數位相框

• gphone

• LED

• WiMax

• MEMS

• 太陽能電池

返回頁首

eMedia Asia	EE Times - Asia \| EE Times - India \| \| \| IIC-Taiwan
環球資源	\| \| \| Electronic Components \| Computer Products \| Trade Show Center \| China Sourcing Fairs
TechInsights	EE Times \| ESM Online

RSS 新聞閱讀器