用戶登錄 首頁 / 用戶登錄

使用低功率CMOS晶片進行設計時的考慮要素


降低CMOS電路功耗的技術有很多,針對不同類型的功耗需要採用不同的方法。其中靜態功耗或待機功耗可以利用VTCMOS技術來減少,代價是需要額外的偏置控制電路和基底電源。動態功耗可以透過調整電壓來降低。短路功耗則主要取決於驅動訊號的上升和下降時間,只有在上升和下降時間達到數奈秒時才需引起人們的注意。

請登陸或註冊網站閱讀全文>>


如果您已經是電子工程專輯旗下網站的註冊用戶,請使用您原有的註冊帳號登入,無須再次註冊

電子工程專輯旗下網站:

最新信息

專題總匯
 •   設計揭密
 •   設計技巧
 •   關鍵數據
 •   線上專題
 •   技術廣角
 •   下載中心
 •   活動訊息
 •   展會報導

熱門關鍵字
 •   RFID
 •   數位相框
 •   gphone
 •   LED
 •   WiMax
 •   MEMS
 •   太陽能電池
返回頁首