- 文章
(7) -
論壇
(0)
共搜索到7 篇文章
按相關度排序
按時間排序
| 2011-12-15 | 台積電擬獨自發展3D IC技術 在當前的半導體製程技術愈來愈難微縮之際，3D晶片堆疊為晶片設計指引了一條全新的發展道路。然而，晶圓廠、封裝廠和整合晶片製造商對於如何解決3D堆疊製造方面的技術挑戰仍充滿疑慮。 |
| 2010-02-23 | KLA-Tencor新版PROLITH X3.1解決微影挑戰 KLA-Tencor Corporation推出新一代PROLITH X3.1虛擬黃光電腦模擬軟體，能讓晶片廠商、研發機構及設備製造商以迅速且極具成本效益的方式，解決超紫外線(EUV)和雙次成像微影(DPL)製程中的挑戰性問題，包括與晶圓堆疊不平坦有關的邊緣粗糙度(LER)和成像問題在內，簡化他們研發和微影資源，並加速產品開發。 |
| 2007-01-31 | 英研究人員發明3D晶圓堆疊技術 英研究人員發明3D晶圓堆疊技術 |
| 2007-01-11 | 三星電子推出超薄的16晶片堆疊封裝 三星電子推出超薄的16晶片堆疊封裝 |
| 2006-07-07 | 茂德第3座12吋晶圓廠動土 採用60奈米製程技術 茂德科技(ProMOS)近日舉行「第三座12吋晶圓廠(晶圓四廠)動土典禮」，成為首家進駐中部科學工業園區的DRAM廠商。此外，茂德表示斥資25億美元興建的第三座12吋晶圓廠將規劃直接導入70奈米與60奈米堆疊式製程技術，成為國內第一家切入60奈米製程技術生產的DRAM廠商。 |
| 2006-05-10 | 用系統級方法實現SiP設計 引言：本文詳細描述了SiP的各種系統級設計方法和各自的應用領域，包括堆疊式晶片結構、相鄰解決方案、層疊式晶片堆疊(CoC)以及三維穿孔堆疊式結構。 |
| 2006-04-18 | 三星：新3D封裝技術比MCP封裝尺寸更小 三星電子(Samsung Electronics)日前宣佈開發出一種晶片3D封裝技術，採用其專利晶圓級堆疊製程(wafer-level stack process，WSP)。三星的WSP技術採用「Si貫通電極」(through silicon via)互連，適合用於手機和其它產品等一系列小型混合式的封裝。 |
--- 共搜索到 7 篇文章，共 1 頁，目前第 1 頁 ---
1
