Global Sources
電子工程專輯
電子工程專輯 > 高級搜索 > 28奈米

28奈米 搜尋結果

 
 
共搜索到111 篇文章
2008-10-01 逆境求勝 特許半導體計畫推出28奈米製程技術
為了取得在晶圓代工市場上的領先地位,新加坡特許半導體(Chartered)公佈了公司的全新發展藍圖,其中包括可能於明年開發出28奈米製程。特許已發表了45奈米製程,並已經開始提供服務,現在該公司大膽地向台灣競爭者宣戰,並已著手開發名為「4G」的40奈米半節點(half node)製程。
2012-01-10 虹晶獲ARM Mali授權 打造28奈米高階設計方案
虹晶科技(Socle Technology Corporation)宣佈與ARM簽訂 Mali 400 等多項高階影像處理技術,持續強化虹晶下世代高階設計平台解決方案。虹晶科技近期還獲得ARM授權 Cortex MPCore 和 Mali 等高階核心處理器及影像處理技術、以及在晶圓代工廠IP方案的 ARM Artisan 實體 IP,並已經與廠商進行28奈米晶片設計開發,為客戶量身打造下世代的平台設計解決方案。
2014-11-04 良率持續提升 聯電28奈米製程營收成長
全球排名第三大晶圓代工業者聯電(UMC),在10月底發布最新一季財報結果時表示,該公司在目前由同業台積電(TSMC)稱霸的28奈米製程節點市場版圖有所擴張;此外聯電重申今年度資本支出金額將達到約13億美元。
2011-10-14 聯電與Synopsys擴展夥伴關係至28奈米製程節點
聯華電子(UMC,以下簡稱聯電)與新思科技(Synopsys)共同宣佈雙方擴展夥伴關係,將於聯電 28奈米HLP Poly SiON製程平台上開發新思科技的 DesignWare IP 。延續之前在聯電40奈米與55奈米製程的成功經驗,新思科技將會於聯電28奈米HLP Poly SiON製程上,導入其經驗證的DesignWare嵌入式記憶體,以及邏輯元件資料庫。
2013-07-25 聯電與SuVolta共同開發28nm低功耗製程技術
聯華電子(UMC)與新創公司SuVolta宣佈聯手開發28nm低功耗製程技術,瞄準行動應用。該製程將SuVolta的深度耗盡通道(Deeply Depleted Channel;DDC)電晶體技術整合到聯電的28奈米 High-K / Metal Gate (HKMG)高效能行動(HPM)製程。SuVolta與聯電正密切合作,利用 DDC技術的優勢來降低功耗,並提高 SRAM 的低電壓效能。
2013-05-30 聯電與Kilopass合作夥伴關係擴展至28奈米製程
晶圓代工大廠聯華電子(UMC,以下簡稱聯電)與半導體邏輯非揮發性記憶體(NVM)矽智財領導廠商Kilopass日前共同宣佈,雙方已簽署技術開發協議,Kilopass非揮發性記憶體矽智財將於聯電兩個 28奈米先進製程平台上提供。
2011-10-11 聯電與ARM攜手前進28奈米製程世代
晶圓代工大廠聯華電子(UMC,以下簡稱聯電)與處理器核心供應商 ARM 共同宣佈,雙方已簽訂長期協議,將提供聯電客戶使用經聯電 28奈米HPM製程驗證的 ARM Artisan Physical IP解決方案。
2009-12-11 聯電公開最新混合型HK/MG 28nm製程方案
聯電(UMC)稍早前在2009國際電子元件會議(International Electron Device Meeting,IEDM)中,發表了其獨特的28奈米製程混合型高介電係數╱金屬閘極(HK/MG)技術。此項方案結合了nMOS的Gate-first製程優點,以及pMOS的Gate-last特性等兩項優勢,與僅用Gate-first製程相比,可強化電晶體效能達30%。
2010-04-09 統合65/40/28nm製程 TSMC推互通EDA技術檔
台積電(TSMC)日前針對65奈米、40奈米28奈米製程,推出已統合且可交互操作的多項電子設計自動化(EDA)技術檔案。這些與設計相關的技術檔案套裝包括可互通的製程設計套件(iPDK)、製程設計規則檢查(iDRC)、積體電路佈局與電路圖對比(iLVS),及製程電容電阻抽取模組(iRCX)。
2014-04-29 智原發表聯電28奈米元件庫與記憶體編譯器
智原科技(Faraday Technology)發表在聯電28奈米高效能行動運算(HPM)與高效能低功耗(HLP)製程的元件庫(cell library)與記憶體編譯器(memory compiler)。這套完整的28奈米解決方案,可滿足市場對低功耗、高密度與高速效能的需求,並有效提高良率。
2013-07-03 新思鎖定28奈米處理器推出核心設計最佳化工具
新思科技(Synopsys),宣佈擴充其 DesignWare 雙重嵌入式記憶體以及邏輯庫IP產品組合,成為新的DesignWare HPC設計套件,其內容還包含高速及高密度記憶體實體和標準元件庫,讓SoC設計人員可實現晶片內CPU、GPU 及 DSP IP核心的最佳化,讓速度、面積及功耗達到最佳水準,或根據不同應用狀況讓三者達成最佳平衡。
2013-03-15 新思實體驗證方案獲聯電28奈米製程採用
新思科技(Synopsys)日前宣布,晶圓代工大廠聯華電子(UMC,聯電)採用新思科技IC Validator 實體驗證(physical verification)解決方案,於其28奈米製程節點之微影(lithography)熱點(hot-spot)檢核。IC Validator模型比對(pattern matching)可快速偵測出受限於製造技術的布局(layout),大幅加速最後的設計簽核(design signoff)步驟。
2010-08-27 新一代中國「龍芯」鎖定28奈米製程
領導中國自製處理器「龍芯(Godson)」開發案的北京計算技術研究所(ICT)教授胡偉武透露,他的團隊計劃推出採用向量處理架構的新一代伺服器用龍芯;他並表示,龍芯系列晶片預計在2011年推出 65奈米製程產品,更新一代的晶片則是打算直接跳到 28奈米製程。
2012-04-09 搶攻高階行動通訊商機 28nm基地台處理器晶片戰開打
著眼於高階通訊基礎設施業務的龐大市場商機,包括飛思卡爾(Freescale Semiconductor)、德州儀器(TI)和LSI等公司在2012年世界行動通訊大會(MWC 2012)上,競相發表全新整合式28奈米(nm)基地台處理器晶片,為此集訊號處理、網路、安全與控制功能於一的高效能28nm元件時代展開新一波處理器晶片戰。
2011-11-25 換代工廠? 傳AMD將變更28奈米APU產品藍圖
先前有業界消息傳出,AMD將放棄委託 Globalfoundries 代工 28奈米 APU ,並將訂單移往台積電(TSMC);對此來自AMD內部的消息來源向EETimes美國版編輯透露,該公司產品藍圖的變更是「迫在眉睫」,而且其「28奈米時程表不是我們想要的」。但該公司是否會更換晶圓代工夥伴,還無法得到完全的證實。
2011-06-09 思源客製化佈局系統進軍台積電28奈米設計參考流程
IC 設計軟體供應商思源科技(SpringSoft)宣佈,該公司 Laker 客製化佈局系統已獲選進入台積電(TSMC) 28奈米(nm)類比與混合訊號(AMS)設計參考流程 Reference Flow 2.0 ,以及數位設計參考流程 Reference Flow 12.0 中。
2010-01-21 導入28nm製程 台積電12吋新廠Q3量產
台積電(TSMC)日前表示,該公司位於新竹科學園區的晶圓十二廠第五期廠房已完成上樑典禮,預計將在今年第三季完工裝機,引進28奈米製程技術,並開始量產。
2014-04-08 專家觀點:FD SOI是20奈米節點最佳方案
全空乏絕緣上覆矽(Fully depleted silicon-on-insulator,FD SOI)是 28奈米與20奈米半導體製程節點的最佳解決方案,主要原因是該技術與塊狀CMOS製程技術相比,其成本與洩漏電流較低,性能表現則更高。
2014-05-21 專家觀點:28奈米FD-SOI製程將帶來大商機
對應用處理器與數據機晶片等對低漏電需求殷切的產品來說,控制製程的漏電與提升良率是一大挑戰,如果20奈米製程不能在成本增加的同時提供比28奈米節點更好的低漏電性能,28奈米全空乏絕緣上覆矽(FD-SOI)製程是一個替代方案。28奈米FD-SOI製程的晶圓成本與28奈米塊狀CMOS (bulk CMOS)製程相當,但性能則比20奈米塊狀CMOS高15%。
2013-04-16 富士通半導體推出首款28奈米ADC元件
富士通半導體宣佈取得在高速 ADC 方面的最新突破,並促成全球大規模建置 100Gbps 單波長光纖傳輸系統。富士通藉由在混合訊號、散熱、功耗最佳化與高效能封裝設計上的專長,可為系統廠商提供搭配該全新 ADC 產品的完整 SoC ASIC 解決方案。
2014-02-13 富士通半導體打造全新28奈米SoC設計方法
富士通半導體(Fujitsu Semiconductor)宣布成功開發一個專為先進 28奈米系統單晶片(SoC)量身打造的全新設計方法,不僅能實現更高的電路密度,同時也可有效縮短開發時間。採用全新設計方法能夠將電路的密度提高33% ,並可將最終的線路佈局時間縮短至一個月。
2009-08-31 富士通、台積電合作開發28nm技術
日本富士通微電子與台積電(TSMC)宣佈,雙方將以台積電技術平台為基礎,針對富士通微電子的28奈米邏輯IC產品進行生產、共同開發並強化28奈米高效能製程。
2012-02-15 宜特突破IC電路除錯技術 實現28奈米最小線寬修改
宜特科技(Innovative Service Technology;IST)宣佈,該公司從2010年開始佈局的28奈米IC電路與除錯技術已於近日突破技術門檻,不僅能為客戶實現難度極高的28奈米最小線寬修改,並使其電路除錯能力更深入至IC最底層(Metal 1)。
2012-05-02 孫世偉:聯電28奈米製程下半年量產計畫不變
聯電執行長孫世偉表示:「聯華電子 2012 年第一季的獲利與營收表現優於預期,第一季出貨量約當8吋晶圓 96.3 萬片,整體產能利用率為 71%; 40奈米佔整體營收的比例提升到 9%。由於通訊及消費性電子訂單的增加,本公司預期第二季晶圓出貨量將有 15% 的成長,也再次確認第一季是此波景氣循環的谷底,持續數季的庫存調整已經告一段落。」
2010-01-12 台積電與高通宣佈雙方在28奈米製程密切合作
美商高通(Qualcomm)與其晶圓代工夥伴台積電(TSMC)共同宣佈,雙方正在28奈米製程技術進行密切合作。此先進製程世代可以更具成本效益的將更多功能整合在更小的晶片上,加速無線通訊產品在新市場上的擴展。
2008-10-07 台積電發表28奈米製程服務計畫 2010年上市
台積電(TSMC)宣佈將28奈米製程定位為全世代(Full Node)製程,同時提供客戶高介電層/金屬閘(High-k Metal Gate,HKMG),以及氮氧化矽(Silicon Oxynitride,SiON)材料兩種選擇,以支援不同產品的應用及效能需求。
2011-05-30 台積電於開放創新平台完成28奈米設計生態環境建構
晶圓代工大廠台積電(TSMC)宣佈,已順利在開放創新平台(Open Innovation Platform)上,建構完成 28奈米設計生態環境,同時客戶採用台積電開放創新平台所規劃的28奈米新產品設計定案(tape out)數量,已經達到89個。
2009-06-19 台積電成功開發28奈米低耗電製程 明年量產
台積電(TSMC)宣佈成功開發28奈米低耗電技術,同時配合雙/三閘極氧化層(dual/triple gate oxide)製程,將32奈米製程所使用的氮氧化矽(Silicon Oxynitride,SiON)/多晶矽(poly Si)材料延伸至28奈米製程,使得半導體可以持續往先進製程技術推進。
2009-08-26 台積電宣佈達成28奈米64Mb SRAM試產良率
台積電日前宣佈達成28奈米64Mb SRAM試產良率,而且分別在28奈米高效能高介電層/金屬閘(簡稱28HP)、低耗電高介電層/金屬閘(簡稱28HPL)與低耗電氮氧化矽(簡稱28LP)等28奈米全系列製程驗證均完成相同的良率。
2011-10-26 台積電宣佈其28奈米製程正式進入量產
晶圓代工大廠台積電(TSMC)日前宣佈,該公司的 28奈米製程領先同業、正式進入量產,而且已經開始出貨給客戶。
 
返回頁首