- 文章
(51) -
論壇
(0)
共搜索到51 篇文章
按相關度排序
按時間排序
| 2012-01-06 | Accellera、OSCI合併 推動EDA邁向整合 電子設計自動化(EDA)領域向整合再邁出了一大步。日前，Accellera與開放式SystemC促進會(OSCI)這兩個EDA和智財標準制定組織宣佈將合併，共同組成Accellera系統促進會(Accellera Systems Initiative)。合併後的組織將致力於推動系統與半導體設計領域的標準制定，目標是讓電子設計產業間能更有效率地進行合作。 |
| 2011-11-04 | Synopsys與ARM攜手加快嵌入式軟體開發速度 新思科技(Synopsys)與安謀國際(ARM)近日宣布一項授權協定，新思科技可搭配銷售 ARM 的 Fast Models 並開發 ARM Cortex系列處理器(processors)的模型(models)。針對以ARM技術為主的設計，透過使用ARM的模型搭配新思科技的DesignWare LM、SystemC TLM程式庫及Virtualizer工具組進行虛擬原型的建造，設計人員可加速嵌入式軟體開發達九個月。 |
| 2010-01-07 | 應對「系統級」設計與整合挑戰 長久以來，有關系統單晶片(SoC)的開發和驗證挑戰一直是業界最感興趣的討論議題之一，從開發環境、語言、驗證方法，各式各樣的產品一直被提出討論。但現實是，迄今在確實解決SoC整合問題方面，仍然有非常長遠的道路要走。 |
| 2010-01-05 | 茂積獲Forte Design Systems獨家代理 Forte Design Systems宣佈，茂積股份有限公司(Maojet Technology)為其在台灣獨家代理商，希望藉此將其業務擴展到亞太地區。未來茂積將提供有關Forte公司的產品，包括Cynthesizer SystemC高階合成器軟體，以及其新近併購自Arithmatica的產品CellMath，並提供技術支援。 |
| 2008-06-13 | Sonics協同JEDA實現SoC快速檢測錯誤性能 Sonics和JEDA日前宣佈一項產品的合作案，整合了Sonics的系統級晶片(SoC)開發工具SonicsStudio 4.8和JEDA的OCPchecker產品。OCPchecker為實現OCP compliance checker的SystemC工具，能在虛擬平台模擬環境下偵測違規的協議；而SonicsStudio 4.8的用戶在執行時能透過介面直接選擇開啟或關閉OCPchecker。 |
| 2008-06-03 | 規格與建模：探討真正的語言問題 有關EDA語言的爭論越演越烈，但幾乎從未有過定論。我們都希望能就使用單一語言於個別設計階段，但系統範圍之廣使得這個希望難以實現。 |
| 2008-03-18 | 英新創公司發表從UML到SystemC的設計方法 英新創公司發表從UML到SystemC的設計方法 |
| 2007-10-29 | 用電子系統層級設計方法開發雙核心SoC平台 工研院系統晶片科技中心使用了電子系統層級(ESL)設計方法來開發雙核心(Dual Core)系統晶片(SoC)之設計平台。其包含了使用SystemC硬體描述語言開發Transaction Level電路元件，整合獨立開發之數位訊號處理器(DSP)至System-Level Simulator中，並且建立Virtual Platform進行架構實驗。 |
| 2007-10-11 | ARC推出VTOC 4.0可建立快速週期精確C++和SystemC模型 ARC推出VTOC 4.0可建立快速週期精確C++和SystemC模型 |
| 2007-06-06 | 驗證語言使用調查 SystemVerilog人氣上升 John Cooley針對818位工程師的驗證工具使用狀況調查的第二部份已經發表。該調查發現，SystemC的使用率大幅落後於設計師兩年前的預期，而SystemVerilog的使用率在上升，但大部份用於驗證而非設計。 |
| 2007-04-14 | 可擴展驗證克服現有驗證方法侷限性 隨著晶片設計規模和設計複雜度日益增加(包括軟體和類比設計在總設計工作中所佔的比重日益增加)，功能驗證的重要性也日益凸顯。所謂設計規模增加，是指一顆SoC上所包含的電晶體數量急劇增多，這導致其中包含的閘數越來越多。如今，僅一顆SoC上就已經可以包含上千萬個閘，這無形中增大了電路出錯的幾率，也使驗證工作變得更加複雜。 |
| 2007-01-31 | 加速設計流程 Aldec推新版Active-HDL工具 ASIC及FPGA設計工具以及混合語言模擬方案供應商Aldec.，近日宣佈Active-HDL最新版本Active-HDL 7.2，已於2006年12月11日正式上市。Active-HDL是一套以Windows為基礎，可支援FPGA/CPLD及ASIC設計輸入及驗證的平台，它可支援VHDL、Verilog、SystemVerilog、SystemC以及EDIF等從設計入門至硬體實現之完整流程。 |
| 2007-01-30 | S2C公司發佈可將FPGA平台轉化為ESL工具的套件 S2C公司日前發佈了可將FPGA平台轉化為ESL工具的套件─TAI Pod+TAI Player。TAI Pod+TAI Player使SoC/SIP設計者能夠在所有相容TAI技術的FPGA平台上使用TAI IP(一種基FPGA的IP格式)進行系統級的設計，並且也可以把平台中的設計與SystemC等ESL的模型相結合進行模擬。 |
| 2007-01-29 | Tensilica推出TurboXim快速功能模擬器 Tensilica推出TurboXim快速功能模擬器，其比Tensilica經過驗證、週期級精確的ISS (指令集模擬器)快40到80倍。Tensilica同時推出可自動生成SystemC模型，以匹配Xtensa可配置處理器和鑽石系列標準處理器所有可能配置的新核心。 |
| 2007-01-25 | 適用於系統設計和功能驗證的ESL方法學 為了推廣ESL工具，供應商必須研究正確方法以及與現有設計流程共存的途徑。在向有效ESL邁進途中既需要功能驗證，也需要快速將設計功能從概念轉換到最佳化實現的能力。其它挑戰在於使供應商同意基本定義。目前共有三種設計方法學：演算法、處理器/記憶體和控制邏輯。這些方法被進一步劃分為基於平台和架構設計。此外，還有幾種可使用ESL工具的情況。首先，至少具有某些硬體和軟體上的基準。同時，ESL還考慮了設計中的高級抽象討論，且不僅僅是更高抽象語言語法。最後還需解決系統級任務。 |
| 2006-12-15 | Open SystemC Initiative公佈TLM工具2.0草案 Open SystemC Initiative公佈TLM工具2.0草案 |
| 2006-12-01 | 以系統層級設計方法建立PAC PMP SoC驗證平台 Transaction Level Modeling (TLM)為系統設計人員提供了更高的抽象級，降低系統單晶片(SoC)開發的複雜度。TLM技術使得系統設計人員可以在架構設計階段，輕易的修改系統架構，進行實驗，收集數據，進而分析與改良系統。藉由TLM技術所開發之硬體平台的輔助，軟體工程師可以在架構設計階段結束後，利用此平台開始撰寫應用程式。TLM的硬體電路元件，亦成了硬體工程師的Cycle Accurate可執行規格書，或稱Reference Model。 |
| 2006-10-27 | 系統級設計步入軟體開發新領域 今日的電子系統級(ESL)工具主要針對的是硬體設計者。然而，一種即將出現的SystemC架構設計工具可望為嵌入式軟體開發提供強力支援。這一概念是由加拿大蒙特利爾理工學院的研究人員所成立的新興公司Space Codesign提出的。 |
| 2006-10-23 | 低成本ESL設計工具提早實現軟硬體協同設計 IC設計服務公司MataiTech的工程師們由於無力負擔商用電子系統級(ESL)設計工具的費用，因而開始自行建構他們自己的工具。如今他們推出了Nauet，該工具能讓硬體和軟體工程師在設計最初階段就展開合作。 |
| 2006-09-21 | Actis發表新版AccurateC靜態C++程式碼分析工具 Actis Design LLC宣佈推出針對SystemC的最新版AccurateC靜態C++程式碼分析工具；AccurateC 2.6提供一種增強的C++應用編程介面(API)，該分析工具擴展現有的API，使之能夠按照SystemC構造來存取內部設計數據，如模組、過程、變量、介面和訊號。 |
| 2006-09-20 | Jeda的NSCa工具套件支援更高抽象級建模和驗證 Jeda Technologies為之前推出的SystemC聲明(NSCa)驗證自動化工具套件增加了交易級聲明，以支援更高抽象級的建模和驗證。NSCa原本是一種SystemC聲明開發和除錯環境。其聲明語法據稱比直接用SystemC減少了4到10倍的程式碼。 |
| 2006-08-21 | 克服軟硬體協同設計難題 低成本ESL工具問世 因難以負擔市面上昂貴的電子系統級(ESL)設計工具，IC設計服務業者MataiTech的工程師推出了自有ESL設計工具產品Nauet，該工具能讓硬體和軟體工程師在設計初期階段進行合作。 |
| 2006-08-07 | CoWare發表SystemC模組庫原始程式碼 CoWare發表SystemC模組庫原始程式碼 |
| 2006-08-02 | 促進ESL設計方法 EDA業者催生TLM標準 在日前舉行的設計自動化大會(DAC)上，參與EDA業者Summit Design Automation舉辦的一場座談會的專業人士指出，電子系統級(ESL)設計已取得了很大的進步，但目前十分需要一項用以使SystemC事務級建模(transaction-level models，TLM)具備互通作業性的標準。根據Open SystemC International (OSCI)組織最新公佈的標準制定計劃，他們的願望將得已實現。 |
| 2006-07-25 | Vast行動計畫 統一嵌入式系統設計流程 虛擬系統原型技術供應商Vast Systems Technology最近發起一項行動，計畫統一嵌入式系統設計流程。Vast表示，該公司的「1-Source」行動將以相容單一標準、高速的、週期精確的虛擬處理器模型來統一設計流程，其中整合了一系列基於標準的虛擬系統原型技術和第三方工具介面。 |
| 2006-07-14 | 克服IP互通性難題 新興EDA業者推行動計畫 對於從事複雜系統級晶片(SoC)設計的工程師來說，IP再使用(reuse)是一大難題，但當第三方SystemC IP為工程師提供了受歡迎的捷徑時，整合IP區塊可說是相當繁雜且耗時，並可能花費公司數月的時間。為此專注於電子系統級(ESL)設計的EDA新興公司Summit Design，提出一個行動計劃，期望在系統層級解決IP互通性問題。 |
| 2006-07-05 | Mentor提出可提升演算法驗證速度之新方法 Mentor Graphics近日推出基於ANSI C++的新型高速數據類型，據稱能夠把演算法驗證的速度提高10倍。 |
| 2006-06-14 | 適用於等效性檢測的符號模擬 目前，等效性檢查已作為全定製記憶體和巨集驗證流程的組成部份被廣泛採用。基於圓錐的等效性檢查對於採用閘級實現的可合成設計極為有效，但不太適用於行為模型或全定製電路。而符號模擬可以覆蓋全定製設計領域，但它應該與其它等效性檢查方法協同使用。當模擬模型和電路設計被製作的時候，及早採用符號模擬將會實現特別高的生產效率。本文除了概述符號模擬的優勢，還提供了在設計流程的早期利用符號模擬經常無法覆蓋之若干類型問題的應用實例。 |
| 2006-06-01 | 運用等效性檢查驗證連續改變 設計信心的增加與獨特測試序列的數量和系統級測試完整性呈函數關係。為滿足對功率、性能和面積的要求，系統單晶片(SoC)和處理器設計團隊正面臨挑戰。隨著晶片複雜度的增加，設計團隊必須驗證上千行的程式碼以獲得設計信心。為了取得成功，設計團隊必須在緊迫的產品上市時間內達到系統目標和驗證標準。 |
| 2006-05-29 | Sonics宣佈在SoC設計工具領域獲突破 新創公司Sonics日前宣稱在基於SystemC的單晶片系統(SoC)建模領域取得突破，該公司最近發佈了旗艦產品SonicsMX SMART互連解決方案和SonicsStudio工具。 |
