Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

開放式SystemVerilog驗證方法OVM提供網路下載

上網時間: 2008年01月18日  打印版  Bookmark and Share 訂閱   字型大小:  

關鍵字:OVM  驗證方法  SystemVerilog 

[摘要提示] EDA工具供應商益華電腦(Cadence Design Systems)與明導國際(Mentor Graphics)宣佈,Open Verification Methodology (OVM)即日起開始提供網路下載;透過標準開放源碼Apache 2.0授權,有興趣者可從OVM網站(www.ovmworld.org)免費下載OVM原始碼、文件與使用範例。OVM以IEEE Std. 1800-2005 SystemVerilog標準為基礎,號稱是業界首個開放式、語言可互通的Syst......
請登陸或註冊網站閱讀全文>>
 


投票數:   加入我的最愛
我來評論 - 開放式SystemVerilog驗證方法OVM提供網...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


 
返回頁首