Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

因應設計複雜度提升 Cadence積極建構端到端完整方案

上網時間: 2008年01月23日  打印版  Bookmark and Share 訂閱   字型大小:  

關鍵字:功能驗證  SystemVerilog  DFM 

[摘要提示] 在日前舉行的年度CDNLive!活動上,Cadence公司總裁暨執行長Mike Fister表示,隨著產品複雜度的增加以及生命週期的縮短,EDA技術也必須隨之演進,才能符合客戶需求,並持續推動產品開發的腳步。而整合不同技術,建構‘端到端’的完整解決方案,則是近來Cadence因應此一市場趨勢的重要發展策略。Mike Fister指出,“製造性與複雜度,是目前晶片人員面臨的兩......
請登陸或註冊網站閱讀全文>>
 

投票數:   加入我的最愛
我來評論 - 因應設計複雜度提升 Cadence積極建構...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   LED???路?用??命?解?容器--1  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


專題總匯
 •   fred
 •   設計技巧
 •   關鍵數據
 •   線上專題
 •   技術廣角
 •   下載中心
 •   活動訊息
 •   展會報導
熱門關鍵字
 •   RFID
 •   數位相框
 •   gphone
 •   LED
 •   WiMax
 •   MEMS
 •   太陽能電池