EDA/IP
因應設計複雜度提升 Cadence積極建構端到端完整方案
關鍵字:功能驗證 SystemVerilog DFM
[摘要提示] 在日前舉行的年度CDNLive!活動上,Cadence公司總裁暨執行長Mike Fister表示,隨著產品複雜度的增加以及生命週期的縮短,EDA技術也必須隨之演進,才能符合客戶需求,並持續推動產品開發的腳步。而整合不同技術,建構‘端到端’的完整解決方案,則是近來Cadence因應此一市場趨勢的重要發展策略。Mike Fister指出,“製造性與複雜度,是目前晶片人員面臨的兩......請登陸或註冊網站閱讀全文>>
|
已經註冊? 登錄閱覽全部精彩內容
|
我來評論 - 因應設計複雜度提升 Cadence積極建構...
遊客(您目前以遊客身份發表,請 登陸 | 註冊)


