晶圓代工業者Globalfoundries宣佈,接續22FDX製程的新一代全空乏絕緣上覆矽(fully depleted silicon on insulator,FD-SOI)製程已經接近量產,同時宣佈EDA與IP供應商益華電腦(Cadence)與新思(Synopsys)都是FD-SOI技術開發生態系統FDFDXelerator專案的合作夥伴。

FD-SOI製程被視為大廠英特爾(Intel)與台積電(TSMC)所擁護之FinFET製程技術以外的另一種選項;原始的絕緣上覆矽(SOI)技術研發主要是由IBM所主導,之後又由意法半導體(STMicroelectronics)進一步發揚光大。

現在三星(Samsung)與Globalfoundries各自在28奈米以及22奈米節點量產FD-SOI製程;這些公司宣稱,雖然FD-SOI製程在一開始需要採用處理成本更高昂的晶圓片,但能從低電壓、低功耗到高性能等方面提供具擴充性的優勢。

新一代12FDX製程顧名思義可達到12奈米精細度,實現行動運算、5G通訊、人工智慧以及自動駕駛車輛等應用。而值得注意的是,意法半導體最近錯失了來自長期夥伴Mobileye的設計訂單,後者別抱10奈米FinFET製程(http://www.analog-eetimes.com/news/mobileye-rejects-fdsoi-eyeq-chip)。

Globalfoundries負責開發FD-SOI製程的德勒斯登(Dresden)晶圓廠總經理Rutger Wijburg 表示,12FDX製程性能升級,並免除了對三重或四重圖形(patterning)與極紫外光微影(EUV)的需要:「如果你看到反偏壓(back-bias) 22FDX製程的性能媲美甚至超越16/14奈米FinFET製程,12FDX製程搭配反偏壓,你會看到比10奈米FinFET製程更好的表現。」

簡而言之,12FDX號稱可提供與10奈米FinFET製程相當的性能,但是功耗表現更好,成本也比16奈米FinFET低。12FDX製程的客戶投片時程預計在2019上半年。

Globalfoundries在宣佈12FDX製程接近量產的同時,也宣佈能簡化將設計從40奈米或28奈米平面CMOS製程轉移到22FDX的FDXcelerator專案;該專案的合作夥伴已經承諾將提供EDA工具,藉由將特定功能區塊添加到產業界領導設計流程,輕鬆利用FD-SOI製程的基體偏壓(body-bias)差異化功能。

那些功能區塊包括各種基礎性、介面或複雜IP,FDXcelerator合作夥伴將提供參考設計解決方案、設計諮詢與服務,還有產品封裝、測試解決方案。該專案的創始夥伴包括Synopsys、Cadence、Invecas、Verisilicon、CEA-Leti與Encore Semiconductor。

編譯:Judith Cheng

(參考原文: Globalfoundries Preps 12nm FDSOI Process,by Peter Clarke)