台灣半導體產業協會(TSIA)理事長盧超群(Nicky Lu)正期待「虛擬」摩爾定律(“virtual” Moore’s Law)時代的來臨,因為它將有機會為晶片產業再次迎來成長和盈利。

「半導體產業即將出現另一個30年的成長期。」盧超群在接受《EE Times》採訪時預測,「我們即將見證『實質』的1nm製程技術出現。屆時摩爾定律將以『虛擬的』摩爾定律形式存在。」

半導體產業需要再次起飛。管理諮詢機構麥肯錫(McKinsey)在2015年的一份報告中指出,從1995年到2008年,這個領域出現了7%的複合年成長率(CAGR),為股東帶來較整個股票市場更高三倍的投資報酬。現在,情況明顯有了很大的變化。

儘管有些半導體公司持續成長以及不斷併吞較小規模的競爭對手,但這個領域的整體成長和營收卻一直在下滑。

盧超群認為,半導體產業將有機會擺脫年營收約4,000億美元的停滯期,並在1nm時實現1兆美元的營收前景。他在日前於日本富山市舉行的「IEEE亞洲固態電路會議」上發表《新晶片途徑》(A New Silicon Way)一文,描繪了一個突破晶片傳統線性微縮限制的新時代。

線性微縮明顯已經達到實體極限了。盧超群指出,「人們經常說致力於10nm製程,但你其實找不到任何線寬達到10nm的這個等級。」

擺脫2D平面

這正是技術發展轉而採取非線性路線的原因。2011年,英特爾(Intel)發佈了三閘極(Tri-gate)技術,率先從平面開發的晶片上電晶體轉向三維(3D)結構。採用3D結構後,即使是微縮0.85倍也能讓電晶體密度達到像是以2D平面方式實現0.5倍微縮的效果,盧超群指出。

其它公司也紛紛追隨這一趨勢。東芝(Toshiba)建構了48個層3D NAND,這款記憶體已經用在蘋果(Apple)的iPhone 7智慧型手機上。三星(Samsung)更進一步打造64層快閃記憶體元件。儘管其技術水準大約只有32nm,但實際上等同於13nm的效果,盧超群表示。

「我們現在正處於採用垂直電晶體的‘Silicon 2.0’時代,微縮參數大約在0.8至0.85之間。」他指出,「而到了‘Silicon 3.0’就會像是一種3D的形式。我們將見證越來越多的業者朝此方向發展。」

正如盧超群在發表的論文中所描述的,他預計在‘Silicon 4.0’將出現飛躍式進展。在當前3.0基礎上的技術進步催生了許多新的應用,如擴增實境(AR)、虛擬實境(VR)和機器智慧,他表示。下一個階段則是他所謂的「異質整合」(heterogeneous integration),或透過像整合式扇出(InFO)等技術實現矽晶和非矽晶材料的整合。

展望InFO和更先進技術

InFO是台積電(TSMC)公司開發的一種封裝技術,由於將接合焊盤放在矽晶邊緣,因而不需要再與基板互連。InFO可以使封裝厚度減小20%、速度提高20%,同時提高10%的熱性能。

英飛淩科技(Infineon Technologies)在2008年將這種技術發展成為嵌入式晶圓級球閘陣列(eWLB),用於削減成本和封裝厚度,同時提升元件的整合度。然而,在台積電推出商用化InFO之前,良率問題一直阻礙著這種新技術的導入。

20161206 Moore NT31P1 InFO技術(來源:台積電)

「這種新的InFO結構將引領異質整合進入Silicon 4.0時代。」盧超群表示,「另一項創新是直通互連通孔(TIV)技術,它就像是利用一條管柱使晶片與外部連接。這樣就能同時為晶片內部與外部實現水平和垂直互連能力。這是異質整合持續發展的關鍵。過去由於沒有InFO技術因此無法實現TIV。」

如今,藉由InFO技術,晶片可以直接連接諸如透鏡、感測器或致動器等目前嵌入於系統中但仍未微型化的元件,盧超群指出。

「這就是使用InFO實現的晶片與非晶片的異質整合。」他表示,「目前這些元件全部都被安裝在印刷電路板(PCB)上,需要消耗很多功率。現在我們離最佳化的功耗還有5個數量級。」

在盧超群看來,這正是代工廠、晶片設計者和系統公司得以展開合作的新機會。晶片領域目前的整體產業規模約有3,000億美元,但消費性電子則是一個擁有高達1.6兆美元的產業,他指出。

系統製造商需要異質整合來打造體積更小、功耗更低的元件,盧超群表示。

「未來將會十分順利地過渡到這些新技術,畢竟我們距離摩爾定律的終結還有兩代之遙。」盧超群表示,「三閘極、3D NAND和InFO等技術的進展如今都非常順利。未來,晶片將持續微縮到5nm,而能夠實現等效於1nm平面架構的性能。」