接續前文:AI晶片戰爭開打(上)  

CEA的雄心是開發神經形態(neuromorphic)電路;該研究機構認為,這類晶片在深度學習應用中,是從接近感測器的資料(data)提取資訊(information)的有效補充。

在實現以上目標之前,CEA考量了數個權宜之計;例如D2N2這樣的開發工具,對於晶片設計業者開發高水準每瓦TOPS (tera operations per second per Watt)性能的客製化DNN解決方案非常重要。

對於那些想在邊緣運算利用DNN的人來說,也有實際的硬體可以進行試驗──也就是CEA提供的超低功耗可程式加速器P-Neuro;目前的P-Neuro神經網路處理單元是以FPGA為基礎,不過Duranton表示,CEA正要把該FPGA轉為ASIC。

Duranton在CEA的實驗室利用了以FPGA為基礎的P-Neuro展示了搭建了用於臉部是別的卷積神經網路(CNN),並將P-Neuro與嵌入式CPU (在Raspberry Pi上的四核心ARM處理器,以及採用Samsung Exynos處理器的Android平台)進行比較,都執行相同的嵌入式CNN應用,任務是在內含1萬8,000張影像的資料庫進行“人臉特徵提取”。

20161227 AI NT41P2

20161227 AI NT41P3


P-Neuro與嵌入式CPU/GPU執行相同人臉識別任務的性能比較

如上表之比較結果,P-Neuro的速度是每秒6,942張圖片,能效則是每瓦2,776張圖片;與嵌入式GPU相較(Tegra K1),運作頻率為1000MHz的P-Neuro速度更快、能效更高。P-Neuro是以叢集式SIMD架構打造,該架構支援最佳化記憶體分層和內部連結。

20161227 AI NT41P4


P-Neuro功能區塊

不過對於CEA研究人員來說,P-Neuro只是一個短期方案;目前的P-Neuro是以全CMOS元件打造、採用二進位編碼;該團隊也正在打造採用棘波編碼(spike coding)的全CMOS元件。為充分利用先進製程優勢,並且在密度和功率上有所突破,該團隊設定了更高的目標。

如CEA-Leti的奈米電子技術行銷暨策略總監Carlo Reita在接受採訪時表示,利用先進晶片與記憶體技術來進行專用零組件的實體設計非常重要;其中一個方案是採用CEA-Leti的CoolCube常規monolithic 3D整合技術,另一種方案是採用電阻式記憶體(Resistive RAM)做為突觸(synaptic)元件。此外,如FD-SOI與奈米線等先進技術也將發揮作用。

神經形態處理器

在此同時,歐盟在「EU Horizon 2020」計畫之下,試圖打造神經形態架構晶片,能支援最先進的機器學習,以及基於棘波的學習機制;該研究專案名為NeuRAM3,目標是以超低功耗、可擴展與高度可配置的神經架構,打造在特定應用上功耗較傳統數位方案低50倍的元件。

20161227 AI NT41P5


神經形態處理器架構

20161227 AI NT41P6


神經形態處理器基本規格

Reita表示,CEA也參與了NeuRAM3專案,該機構的研究目標與該專案的使命緊密相關,包括開發採用FD-SOI製程的單體(monolithically)整合式3D技術,以及整合電阻式記憶體突觸元件的應用;她並指出,NeuRAM3專案開發的新一代混合訊號多核心神經形態元件,與IBM的TrueNorth腦啟發(brain-inspired)運算元件相較,能顯著降低功耗。

20161227 AI NT41P7


NeuRAM3神經形態元件與IBM TrueNorth的比較

NeuRAM3專案的參與者包括IMEC、IBM Zurich研究中心、意法半導體(ST Microelectronics),義大利研究機構 CNR (The National Research Council in Italy)、西班牙研究機構IMSE (El Instituto de Microelectronica de Sevilla in Spain)、瑞士蘇黎世大學(The University of Zurich)和德國的雅各大學(Jacobs University)。

責編:Judith Cheng

(參考原文:Race for AI Chips Begins,by Junko Yoshida)

本文中文版原刊於EE Times China/EDN China網站;AI晶片領域除了上述的歐洲研究機構,也吸引了包括傳統半導體業者與新創公司在內的廠商競逐商機,請連結姊妹網站EDN China看相關整理