被甲骨文(Oracle)取消的一個微處理器開發專案,在傳統製程微縮速度減緩的同時,讓人窺見未來高階晶片設計的一隅;該Sparc CPU設計提案的目標是採用仍在開發的晶片堆疊技術,取得越來越難透過半導體製程技術取得的優勢。

在上述概念背後的研究人員,是甲骨文在今年初被裁撤的硬體部門之一員;但他的點子化為一家顧問公司而存活了下來,並且已經開始與美國矽谷的半導體業者進行合作。甲骨文前任資深首席工程師、創辦了一家三人新創公司ProPrincipia的Don Draper表示:「我看得越深,越覺得這是一條可以走的路。」

Draper指出:「運算密度跟不上網際網路流量增加速度,資料中心分析之資料量的成長速度前所未有;要解決這個問題,需要更大的記憶體頻寬,而這是3D晶片堆疊技術展現其承諾的一個領域。」

在一場去年底舉行的研討會上,Draper展示了現有的Sparc處理器如何能重新設計成兩顆尺寸較小、相互堆疊的裸晶;其中一顆只有處理器核心與快取記憶體(caches),另一個則是以N-1或N-2製程節點製造,以一半資料速率運作,乘載串列器-解串列器(serdes)等周邊,以及L4快取記憶體與晶片上網路──可降低成本與功耗。

Draper表示,新架構晶片的核心數量與L3快取記憶體也能增加近一倍,特別是如果堆疊技術採用新興的微流體冷卻(microfluidic-cooling)技術:「在相同的技術節點,可以將性能提升兩倍。」

20170414_3Dstacks_NT03P1

一顆大型CPU能被重新設計成兩顆成本較低的晶片,並取得在功耗、性能方面的優勢
(來源:ProPrincipia)

高風險卻適用機器學習的設計提案

Draper並指出,新興的晶片堆疊技術是將一個主處理器與一個加速器綁在一起、以因應記憶體密集任務例如機器學習應用的理想方案;而相反的,若採用晶片對晶片互連例如CCIX與OpenCAPI:「就像在用吸管吸汽水。」 此外Draper也建議在後緣的裸晶採用整合式穩壓器(integrated voltage regulator,IVR);他估計,採用相對較小的磁性電感(magnetic inductors),該IVR能節省功率以及電路板站為面積,並將晶片的資料傳輸速率提升到150MHz。

儘管如此,Draper坦承,這個他在甲骨文提出的設計提案,也就是在最頂級的M系列處理器採用晶片堆疊技術,是非常高風險且巨大的承諾;舉例來說:「如果在(晶片堆疊)實作過程中出了任何問題,最頂端的裸晶可能就會無法使用。」

該晶片堆疊採用記憶體堆疊使用的矽穿孔(TSV)技術,該結構是規律的,但對於高密度、不規則的邏輯晶片來說會很棘手;TSV在厚度上也相對較高,在周遭也需要有保留區域。Draper聲稱,晶片堆疊的散熱問題大部分可以被解決;具備高導熱性的銅介面能輕易地將熱從溫度較高的頂部裸晶,透過散熱片或是風扇從對溫度較低的底部裸晶排出。

20170414_3Dstacks_NT03P2

Sparc T2處理器重新設計為兩顆中型尺寸晶片,能將功耗降低17.3%
(來源:Moongon Jung, Georgia Institute of Technology)

 
繼續閱讀:3D晶片堆疊技術向資料中心拋媚眼(下)

編譯:Judith Cheng