本文將重點介紹專門針對射頻(RF)應用開發SiP建置的關鍵優勢,以及像Insight SiP等封測業者如何透過Full-Turnkey設計服務以及運用自己先進的封裝設計方法,協助客戶取得成功。

RF系統整合採用SiP途徑已經成為微型化發展藍圖的關鍵。儘管在單個晶片中整合越來越多的功能(SoC的概念)是一種長期趨勢,但小型個人裝置複雜度永無止境的增加,持續推動人們使用SiP實現完整的系統。RF SiP可以使用多種技術實現,讓每家製造供應商都有自己特殊的方面;因此,SiP建置必須根據不同的材料、實體沉積和特性量身打造,以適應特定的設計規則。

不管採用哪一種封裝/組裝技術,如有機基板(BT、FR4……)、多層陶瓷基板(LTCC、HTCC、厚膜……)、線接合、覆晶晶片,還是矽或玻璃上的薄膜整合被動元件(IPD)等等,設計公司合作夥伴結合其RF專業知識以及在封裝中嵌入各種功能的獨特能力十分重要。

圖1和圖2顯示Insight SiP開發的兩款SiP產品案例。 20170421_SiP_TA31P1 圖1:RF SiP範例 20170421_SiP_TA31P2 圖2:物聯網穿戴式SiP範例

在RF SiP上增加超小型天線,形成所謂的「內建天線封裝」產品(AiP),這一直是先進技術開發(ATD)的基礎。這種技術已經成功導入低功耗藍牙(BLE)和超寬頻(UWB)應用的無線產品中了。

SiP途徑克服當今挑戰

隨著嵌入越來越複雜功能的消費電子產品大規模普及,新裝置滿足低功耗、更小長寬比要求,同時保持成本競爭力非常重要。

因此,工程師和產品開發團隊面臨著多方面的挑戰:

  • 從65nm CMOS技術節點後,持續縮小節點不再必然降低每個電晶體成本
  • SoC開發時間、非重複性工程成本(NRE)與故障風險隨著每代節點發展而不斷攀升(Gartner指出7nm較28nm所需的NRE更高達9倍)
  • 高成長的市場(物聯網、汽車……)要求在較小空間中以更高成本效益地整合不同功能(記憶體、MCU、GPU、類比元件、RF、MEMS、CIS……)
  • 更低功耗取代更快速度成為最重要的IC特性
  • 元件需要透過現有的RF協議(如蜂巢式技術)或新興的網路(如LoRa、SigFox、LTE-M、NB-IoT等LPWAN),實現無線連接。

透過SiP方法將有助於滿足這些典型要求,因為:

  • 其系統劃分提供了超越摩爾定律(More-than-Moore)的能力
  • SiP的模組化簡化在數位SoC增加異質功能
  • 相較於獨立安裝多個封裝裸晶至印刷電路板(PCB),在一個IC封裝中結合多顆裸晶,可以使功耗降低3到10倍
  • 多晶片IC設計和製造流程不斷成熟,降低了NRE並縮短開發時間,使得SiP對中小量產規模也有不錯的經濟性
  • 已經發佈許多基於中介層IC產品的IDM和無晶圓廠IC供應商如今正加速量產,而一些2.5D-IC設計也正開發中
  • 諸如台積電(TSMC)等大型開放式代工廠也在自家的多晶片封裝線上投入了巨資,而大多數的大型OSAT公司也已在開發中並提供WLP解決方案。
  • 設備和材料供應商也大力投入,以改善良率、吞吐量、品質與可靠度,從而降低多裸晶IC封裝成本
  • 多家EDA供應商提供友善用戶的建模與設計工具,能儘可能地縮短開發時間、降低風險,還能降低多裸片IC的單價。

根據TechSearch International的統計,2015年出貨的SiP產品達133億個,其中約有70%是RF和連接模組,如圖3。

20170421_SiP_TA31P3 圖3:2015年SiP市場佔有率(以元件類型計) (來源:Techsearch International)

當今的高性能半導體應用(繪圖、運算與連網)主要受限於頻寬和功耗。三星(Samsung)、IBM、英特爾(Intel)、海思(HiSilicon)、Nvidia等公司已經展示在中介層上以堆疊或並排方式整合多個裸晶的優點。相較於在PCB上安裝單獨的IC,非常短的裸晶到裸晶連接以及非常寬的匯流排,能夠顯著提高性能,同時降低功耗。

目前成長最快速的半導體機會(行動裝置、汽車和IoT節點)需要眾多不同的功能,才能與周邊環境發生互動。在單個SiP中整合多個不同的裸晶和感測器,能夠滿足對於空間、功耗和成本的約束要求。

下圖顯示通訊市場的成長有多麼迅速,以及相關應用需要多少異質功能,同時維持低成本與低功耗。

20170421_SiP_TA31P4 *圖4:異質功能市場佔有率(以系統類型計) (來源:IC Insight) *

先進設計方法實現無縫整合

為了滿足RF和消費類SiP產品的快速成長要求,Insight SiP公司開發出一種專有的先進設計方法,將電磁模擬(3D EM)與電路級模擬與最佳化結合在一起。在建立第一個原型之前執行詳盡的前端電磁模擬,可以減少工程樣品重覆的次數;進而有助於最終使用者節省成本,以及縮短產品的上市時間。

圖5總結了這種先進的設計流程。這種方法結合使用電路和電磁模擬工具來創建設計,從基本的原理圖逐步過渡到完整的3D佈局電磁。只有在完整的佈局完全進行模擬後才開始製造;2.5D或3D電磁模擬用於被動元件整合(層壓、LTCC、IPD),諧波平衡或Spice建模則用於主動電路。

20170421_SiP_TA31P5 圖5:Insight SiP獨特的設計方法

圖6顯示了完整的設計流程,從初始原理圖的電路模擬到經過完全模擬與測試佈局。 20170421_SiP_TA31P6 圖6:設計流程原理圖到測試佈局

圖7顯示使用專門方法的RF SiP範例。這是為智慧型手機應用開發的產品,歷時6個月(從設計到功能樣機)。其中包含一個GPS收發器IC、一個數位基頻IC以及和一些被動元件(6×4mm,VFPGA封裝)。

20170421_SiP_TA31P7 圖7:GPS SiP範例

對於內建天線封裝(AiP)設計來說,這種基於擴展3D電磁模擬的設計流程可以讓設計人員以輻射、增益、效率和覆蓋範圍各方面評估最佳的天線性能。這是RF調諧第一批工程樣品期間最佳化工作的關鍵。以下顯示典型的模擬輸出結果。

20170421_SiP_TA31P8 圖8:模擬取得的天線性能評估

利用多晶片SiP與先進封裝的優點

本文描述的所有SiP或多晶片模組(MCM)優點都是與安裝在PCB上的單裸晶SoC進行比較的結果,後者使用最為廣泛的製造製程。除了近來晶圓和面板級製程的成本持續下降,多裸晶IC的設計和製造生態系統快速成熟,也催生了高價值的解決方案。

在尋找並確認合適的SiP設計公司合作夥伴時,工業化和生產支援是關鍵因素。例如,Insight SiP等公司能為每種SiP製造技術與封裝建立設計規則,因而可為每一項客製計劃選擇最高效的製程與生產組合。

特別是對複雜的RF系統來說,與不同的?外封測業者(OSAT)製造合作夥伴保持密切的關係非常重要,例如,Insight SiP已經與Amkor、AT&S、Tong-Hsing、Kyocera、 SPIL……等主要供應商建立了強大的合作關係。這是在工業化過程中確保生產供應安全以及改善良率的關鍵優勢(例如在量產階段中的RF/天線調諧)。