IBM的研究人員及其合作夥伴共同開發出基於堆疊矽晶奈米片(nanosheet)的新電晶體架構,據稱這種奈米片電晶體可望用於5nm節點製造FinFET元件。

在本週於日本京都舉行的「超大型積體電路技術暨電路會議」(2017 Symposia on VLSI Technology and Circuits)上,IBM及其研究聯盟合作夥伴——包括GlobalFoundries、三星(Samsung)以及設備製造商,共同發表這個在奈米片累積十年研究的新架構。根據研究人員們表示,該新架構的功耗比FinFET更低許多。

20170607_5nm_NT01P1 IBM/GlobalFoundries/三星的研究人員共同開發革命性的5nm奈米片電晶體,採用閘極環繞式(GAA)架構,據稱可望為智慧型手機帶來2-3天的電池使用壽命(來源:IBM)

研究人員們表示,這項突破可望讓以電池供電的裝置(智慧型手機與其他行動裝置)在一次充電後持續2-3天的使用壽命,以及提高人工智慧(AI)、虛擬實境(VR)以及甚至超級電腦的效能。

在開發具有200億閘電晶體的7nm測試晶片約兩年後,研究人員們表示至今已為實現具有300億閘電晶體的微型晶片鋪好路了。據稱這款微型晶片的尺寸只有指甲般的大小,並搭載四相GAA奈米線。測試結果顯示,在與7nm FinFET的相同功率下,效能提升了40%,或較當今先進的10nm電晶體更省電75%。

20170607_5nm_NT01P2 IBM研究科學家Nicolas Loubet手持採用5nm矽晶奈米片電晶體的晶圓 (來源:IBM)

IBM指出,新的5nm技術在效能上的突破,將有助於提升其於認知運算的開發,以及朝向更高吞吐量的雲端運算與深度學習,以及為所有的行動物聯網(IoT)裝置降低功耗,並延長其電池的使用壽。

20170607_5nm_NT01P3 美國紐約州立大學理工學院(SUNY Polytechnic Institute)奈米科學與工程學院的奈米技術中心(NanoTech Complex)正準備5nm矽晶奈米片電晶體的測試晶圓,以測試製造矽晶奈米片的技術製程 (來源:SUNY)

為了達到這一技術突破,該研究聯盟必須克服阻礙極紫外光(EUV)微影的問題;目前,EUV 微影技術已經出現在生產7nm FinFET的開發藍圖上了。研究聯盟發現,EUV除了具有波長更短的優勢,還找到了以晶片設計和製程階段中持續調整其奈米片寬度的方法。根據研究人員表示,FinFET由於受限於其鰭片的高度而無法微調其性能以及折衷功率,從而使其無法為實現更高性能而增加電流。

20170607_5nm_NT01P4 研究人員們在位於紐約州阿爾巴尼的科學與工程學院奈米技術中心監看業界最先進製程採用EUV微影工具在的操作狀況;該製程技術的目標在於打造可實現5nm晶片的矽晶奈米片電晶體 (來源:SUNY)

IBM認為,就單儲存單元的DRAM、化學放大光阻劑、銅互連、絕緣上覆矽(SOI)、應變材料、多核心處理器、浸潤式微影、高K電介質、嵌入式DRAM、3D晶片堆疊和氣隙絕緣層而言,其奈米片架構的重要性並不亞於該先進製程技術的突破。 除了在單

Globalfoundries技術長兼全球研發負責人Gary Patton認為,這項宣告具有「開創性」的意義,並展現Globalfoundries正積極追求5nm節點以及更先進的下一代技術製程。

編譯:Susan Hong

(參考原文:IBM Claims 5nm Nanosheet Breakthrough,by R. Colin Johnson)