TechInsights在不久前拆解了英特爾(Intel)的Optane記憶體,並以穿透式電子顯微鏡影像圖(TEM)的方式發佈其拆解分析的結果(如圖1)。TechInsights目前正準備完整版拆解報告,不久就會公開進一步的分析細節。

20170914_Optane_NT31P1 圖1:TechInsights以TEM呈現英特爾Optane的拆解分析

其中特別令人感興趣的似乎是基於鍺銻碲(GST)的記憶體元素結構(見圖1插圖)。它採用了20奈米(nm)技術,深寬比為2:1,表示厚度約40nm,寬約20nm。

從圖1的插圖看來,該記憶體材料的兩端採用了阻障層或介面層封端,其厚度估計大約不到4nm。但該介面層在作為化學反應/合金阻障層的同時,也用於作為發熱電極。

從TechInsights發佈的圖片可知,它預先假設了該主動式記憶材料處於其結晶或導電狀態。事實上,在較底層的結晶材料塊中,看起來確實存在著較小的微晶體,不過在較上層的結晶塊中並沒那麼明顯。這可能是在記憶體堆疊上層部份嚴格執行處理步驟期間,自然形成的較大微晶體。

20170914_Optane_NT31P2 圖2:Optane形成對稱PCM的幾種可能

如圖2的相變記憶體(PCM)所示,如果可以從結晶開始生長的(SET)狀態掌握結晶材料的較大成核位置,就能達到更快速的寫入(SET)時間。這可避免需要更多的寫入時間,包括足夠成核與生長晶體的時間。每個Optane記憶體單元由閾值開關、記憶體隔離元件與記憶體本身組成。如果PCM元素是垂直對稱的,那麼介面電極/阻障層的作用則有兩個有趣的推測,可為之前有關發熱體電極討論帶來全新和不同的方向。

預測之一以圖2表示,其中的兩個介面阻障層(黑色部份)是高導電的材料,主要用於防止在PCM材料和電極結構的其他部份之間發生任何化學作用,此外,它在協助建立對稱的熱結構方面也具有同樣的重要性。

在此情況下,RESET狀態將從中央熔融熱點開始,擴展至熔融結晶材料。RESET脈衝並不會完成,而是必須加以終止,以便在具有高電阻非晶態材料的兩電極介面阻障層留下晶核。在任何隨後的SET狀態操作期間,晶體的生長將同時發生在兩個晶核上,如圖2左側所示。

或許更有趣的是可能存在著不同的雙晶生長選擇,如圖2b所示,而且如果介面阻障層由高電阻的發熱材料形成,則更可能發生這種情況——而在此情況下,將首先形成RESET熔融熱點,並從結構的兩端向中心延伸。

如果能可靠地終止這種RESET過程,則會使結晶材料的中心區域成為現成的雙向晶體成核位置——在此情況下,SET期間的結晶鍵將從晶核的兩側朝向每個電極延伸,直到完成整個過程。

相較於從一個電極介面的單個成核位置結晶相同體積的材料,雙晶生長選擇的優點是完成總體積結晶只需要一半的時間,同時為高深寬比元件提供閾值電壓。在單個中心晶核的第二個選擇也可能在RESET狀態下留下更多的記憶體材料。SET狀態是寫入過程的時間越長,任何方法的增益(例如2倍)都極其重要。

選擇阻障層/發熱體的電極電阻將決定雙或單個中心熱點之間的選擇,此外,還必須加上由於存在矩陣隔離閾值開關或從堆疊記憶體單元之間熱串擾導致的任何熱偏壓。

20170914_Optane_NT31P3 圖3:傳統的非對稱PCM結構

當生長中的晶體介面保持在最大晶體生長速率的溫度時,可達到最快速的寫入(SET)時間。圖3顯示具有更常規非對稱結構的PCM SET過程。問題在於最快速的晶體生長速率發生在接近熔化之時,這需要大部份的非晶矽材料都處於熔融狀態。

使用更高的生長晶體介面溫度,並使其保持在接近熔融的溫度,等於把所有的電遷移和有關的元件分離問題都施加在RESET脈衝上。問題就在於熔融熱點越大,任何相關的電遷移和元素分離問題就越多。

如果以更長的寫入(SET)時間為代價,就可能經由降低介面溫度而減緩生長速率。這可在(SET)期間實現較小的熔融熱點,並使任何電遷移和元件分離情況減至最輕。有些人甚至認為可能完全避免熔融材料的存在。純電子切換機制在這方面將會十分有幫助。

進一步延伸這個論證意味著,相較於傳統以單核方式操作的裝置,如圖2所示的任一個對稱裝置與固定厚度,在相同的溫度下可能會具有更短的寫入時間。或者,與存在更小熱點與更低介面溫度的傳統單核裝置一樣,具有相同的寫入時間。此外,還可能會有熱耗散的好處。

寫入時間的估計有時採用GST可獲得的最大晶體生長速率。對於GST,在750K時可觀察到0.55m/秒的最大晶體生長速率。至於40nm結構,理論上會是72奈秒(ns)的(SET)時間。在700K介面溫度時,SET時間上升到133ns,而在500K時則快速地提高到4毫秒(ms)。雙重熱點或雙向端點的結構選項則可使時間大幅縮短一半。除此之外,還必須考慮從矩陣的I/O晶片驅動器/解碼器部份進行存取的時間。

中央晶核或每個電極記憶結構上的晶核,對於升高的溫度數據保留並沒什麼幫助。如果數據保留失敗始於晶核生長的結晶鍵或滲透路徑,則兩種情況下的距離都將減半。或者更簡單地說,來自更快寫入(SET)的雙重結構增益往往會影響升高的溫度數據保留性能——因此,這可能適用且達到相對較短的數據保留時間,以及Optane實際數據保留時間相當於NADN以及英特爾宣稱1,000倍的各種相關討論。

對稱的Optane記憶體結構之第三種可能性是它確實無需大型晶核和RESET,包括留下一部份微晶體,平均地分佈在作為多晶核的整個記憶體材料上。但這種方法對於升高的溫度數據保留也並沒什麼幫助。在每個微晶體的周圍只需要非常少量的結晶,就可能產生電極橋接導電顆粒間滲透路徑以及數據保留失效。

預測與討論

一個重要的問題是如果有發熱電極,它可能是圖1(b)的綠色區塊,或者可能是閾值開關電極/阻障層。如此則意味著發熱體可在記憶體和閾值開關起作用。等到TechInsights或英特爾提供記憶體材料在其RESET狀態的更多資料時,就能為各種猜測提供解答了。

雖然我對於雙重結晶熱對稱模型的猜測可能是——或可能不是——正確的,但作為Optane解決方案的一部份,還有待進一步的研究。尤其是因為它提供了讓最長寫入時間(SET)減少兩倍以及權衡寫入時間功率的辦法。如圖4所示,它可能被認為是一種「回到未來」的研究途徑。

20170914_Optane_NT31P4 圖4:PCM生命週期

PCM的雙重結晶作業如今已可能實現了,因為在3D堆疊記憶體結構中,記憶體元件並不會有因緊密耦合施加在晶片與發熱體上的不對稱性。

一般來說,記憶體解決方案中的發熱體可解決三個問題。一是可使用薄膜邊緣作為底部電極,在可用的時間下實現微影躍階。它以較小元件提供較低功耗,同時決了主動式材料必須在結晶狀態沉積的問題。

第三則是避免了與正常操作不一致的原始(或初次啟動)閾值電壓問題。這些步驟產生了具有更多控制晶體生長介面的「圓頂」或「蘑菇」型結構。至於以往較大面積的微影PCM結構,克服在晶體狀態沉積材料的方法是,在最初測試時施加可逐漸讓晶體材料回到非晶態的RESET脈衝突波。顯然,這並不適用於非常大型的陣列,但在當時很自然地整合於測試預算,成為策略上重要應用的嚴格測試協議組成部份。

隨著微影技術持續微縮,以往的「圓頂」結構實際上已經消失了,隨後被緊密封裝的垂直「鑽孔」PCM結構所取代,如今則可能實現無需發熱體的對稱結構了。

令人印象深刻的先進微影技術、封裝和電腦架構等夢想並不是整個故事的結束。無論記憶體技術如何發展,每個記憶體單元的核心都將決定Optane在某些利基應用的未來。

等到TechInsights或英特爾提供有關Optane記憶體材料在RESET狀態的更多資料後,各種預測與討論都將變得更加明朗。

編譯:Susan Hong

(參考原文:More Enlightenment on Optane,by Ron Neale)