嵌入式FPGA IP導入SoC 設計

2016-11-08
作者 Junko Yoshida

嵌入式FPGA將不再是夢想。根據Achronix,未來,晶片設計者只要簡單地將線對線互連加進其SoC設計即可。

Achronix Semiconductor行銷副總裁Steve Mensor表示,這款被稱為Speedcore的嵌入式FPGA (eFPGA) IP產品目前已經就緒且正出貨中。儘管並未透露出貨數字以及客戶名稱,該公司表示這款產品現在已經提供給客戶使用了。

Speedcore象徵著該公司首次進軍IP業務。Achronix自2013年以來一直在生產其旗艦級FPGA產品——Speedster 22i。因此,對於Achronix來說,這是一條漫長的道路,因為該公司在4年以前才首次宣佈開發eFPGA IP的計劃。

儘管如此,Achronix在此看到了一線曙光,預計今年可望首次盈利,營收上看1,200萬美元。根據Mensor表示,該公司預計其銷售額將在2017年成長超過4,000萬美元,進一步使eFPGA IP業務成為帶動Achronix成長的「重要驅動力」。

設計工具

Speedcore採用與Achronix Speedster 22i FPGA相同的高性能架構。專為運算和網路加速應用而設計的Speedcore eFPGA IP將整合至其他公司的ASIC,應用於資料中心、無線基礎設施和網路設備。

Mensor認為,eFPGA的最大優勢在於其設計工具。多年來,Achronix瞭解到客戶需要更好的設計工具,為其帶來優質的結果、簡單易用性以及第三方整合,而這些特點都是「Achronix CAD環境」(ACE)所能提供的一部份。

為了成為系統的一部份,eFPGA IP必須具備易於整合於SoC的功能設計。Achronix提供了可讓客戶直接整合於其SoC的GDS II版Speedcore IP,以及可讓客戶用於設計、驗證與編程Speedcore eFPGA功能的ACE工具客製版。

CPU投片?

整個電子產業都知道FPGA極其熱門。只要看看微軟(Microsoft)的Project Catapult就知道了。

微軟解釋,這項計劃是專為「加速微軟在網路、安全、雲端服務和人工智慧(AI)等方面的超級運算基礎」而打造的,並作為其於「後CPU」(post-CPU)的各種技術——包括GPU、FPGA與ASIC的最大睹注。

微軟這項Project Catapult的關鍵就在於Altera Stratix V D5 FPGA。Mensor強調,整個電子產業普遍存在的看法是,微軟的計劃促成了英特爾(Intel)決定收購Altera。

藉由AlphaGo,Googler的客製Tensor處理器單元也激勵了許多工程師,促使他們開始考慮從ASIC到GPU和DSP的一切。Mensor解釋說,他們正在尋找能夠更有效率處理「加速非結構性搜尋、機器學習與人工智慧」的技術。

Achronix在其中看到了機會。
[20161108 Achronix NT31P3]
FPGA應用領域以及成長階段
(來源:Achronix)

FPGA從1990年代中期作為「膠合晶片」(glue chip)開始流行於市場上,如今正重新定義其價值,成為CPU的協同處理器。在這個角色上,FPGA可加速加密/解密、壓縮/解壓縮,或甚至是預處理資料封包,以便只讓有關的共享資料可被傳送與進行處理。

當進行非結構化搜尋時,FPGA的平行環境經證實是十分有效的。例如,相較於專為劃分功能成為較小部份以及依順序作業而設計的CPU而言,FPGA能以平行方式,在單一時脈週期完成整個任務。

當無線基礎設施必須涵蓋多個地理區時,FPGA是可編程數位前端和地理區客製化的一張備用王牌。

在晶片之間佈線

儘管在SoC中嵌入FPGA總能為設計者帶來不錯的設計想法,但對於FPGA供應商而言,要實現這個願望並不容易。

「在不同晶片之間佈線是非常困難的,」Mensor說。成功整合eFPGA IP的關鍵在於盡可能降低延遲並提高吞吐量。該公司強調,Achronix最先提供了具有嵌入式系統級IP的高密度FPGA。

對於「希望將ASIC設計的所有效率以及eFPGA可編程硬體加速器的靈活性結合於同一晶片」的公司,Achronix為其提供相同的eFPGA技術。

而對於IP供應商而言,整合極具挑戰之處在於客戶對於特定應用所要求的最佳化晶片尺寸、功耗與資源配置總有不同的想法與方法。他們還自行定義了查找表數目、嵌入式記憶體模組女以及DSP模組的數量。

但問題並不一定是客戶的不同建置方式,而是他們經常使用不同的方法進行晶片測試與驗證。Mensor解釋,客戶並不知道IP供應商的工具如何與其搭配作業。例如,「我們經常聽到客戶問:『如何才能用你們的IP關閉計時功能?』」

雖然Achronix並未為客戶整合其IP,其業務取決於所提供的工具是否足以讓客戶快速完成設計
[20161108 Achronix NT31P1]

Achronix也向外收購了一些第三方IP,包括介面協議、可編程IO、SerDes和PLL等。那麼在開發FPGA和滿足客戶需求時,Achronix是否遇到困難?Mensor說:「我們總會試著把遇到的每個問題都轉化為一次機會。」

對於Achronix來說,其關鍵在於整合該公司的FPGA架構。最終的結果是一款更精簡的Speedster 22i,其可編程IO、SerDes和介面控制器佔用的空間更少,相形之下,競爭對手的高階FPGA通常使用了大約50%的晶片面積。
[20161108 Achronix NT31P2]
FPGA晶片尺寸比較
(來源:Achronix)

提高延遲和傳輸速率

Achronix認為,能夠與SoC實現線對線連接的Speedcore eFPGA,有助於消除大量的可編程IO緩衝器,從而使功耗降低一半。此外,Speedcore的晶片尺寸也比標準FPGA更小,使得eFPGA的成本可降低90%以上。

然而,Mensor強調,「對於大多數客戶而言,最大的決定因素在於延遲和吞吐量方面的問題。」根據Achronix,相較於獨立的FPGA,eFPGA具有更高的介面性能,可望提高10倍的吞吐量和延遲性能。

Speedcore現可採用台積電16FF+製程,並以台積電 7nm技術進行開發。該公司並承諾,透過Speedcore的模組化架構讓Achronix能夠輕鬆地將該技術轉移到不同的製程技術和堆疊。

編譯:Susan Hong

(參考原文:Achronix Brings eFPGA IP to SoC,by Junko Yoshida)

活動簡介

人工智慧(AI)無所不在。這一波AI浪潮正重塑並徹底改變科技產業甚至整個世界的未來。如何有效利用AI協助設計與開發?如何透過AI從設計、製造到生產創造增強的體驗?如何以AI作為轉型與變革的力量?打造綠色永續未來?AI面對的風險和影響又是什麼?

AI⁺ 技術論壇聚焦人工智慧/機器學習(AI/ML)技術,涵蓋從雲端到邊緣、從硬體到軟體、從演算法到架構的AI/ML技術相關基礎設施之設計、應用與部署,協助您全面掌握AI最新技術趨勢與創新,接軌AI生態系佈局,讓機器學習更快速、更經濟、更聰明也更有效率。

贊助廠商

Junko Yoshida

暫無

發表評論

訂閱EETT電子報