實現5G新無線Massive MIMO系統

2018-10-18
作者 Paul Newson、Hemang Parekh、Harpinder Matharu,賽靈思(Xilinx)

Massive MIMO的優勢如此顯著,以致於眾多營運商不等5G NR標準完成就已經開始考慮在4G設備上進行部署。當然,這些優勢背後也存在一些挑戰…

第5代無線接入網路(5G)標準正在擬定中,旨在滿足持續增長的容量需求並用於應對2020年及以後的實例和應用。5G新空中介面(New Radio;NR)針對高達10Gbps的每使用者峰值資料速率來提供增強行動寬頻(eMBB)服務,與第4代無線網路(4G)相比,這將帶來大約100倍的提升。Massive MIMO(也稱為大規模天線陣列)是實現該性能提升的關鍵技術,尤其適合6GHz以下使用率不高的TDD頻段,例如頻段40(2.3GHz)、頻段41(2.5GHz)、頻段42(3.5GHz)、頻段43(3.7GHz),以及包括未授權頻段在內的新頻段。

Massive MIMO系統支援動態數位波束成形以實現基於每個用戶的波束成形,理論上可為每個使用者提供全蜂巢容量,否則多個使用者只能在時域或者頻域共用頻寬,現有的使用者設備無需更改即可相容Massive MIMO支援的蜂巢基地台。Massive MIMO的優勢如此顯著,以致於眾多營運商等不及5G NR標準完成就已經開始考慮在4G設備上進行部署。當然,這些優勢背後也存在一些挑戰:成倍增加的系統複雜性、設備尺寸、功耗和成本的激增是實現Massive MIMO的最大鴻溝。要想克服上述挑戰,需將類比訊號鏈與無線電中的數位前端(DFE)設備進行整合,並顯著提高訊號處理的運算能力。

Massive MIMO和波束成形

波束成形並非全新的概念,其已透過主動天線系統(AAS)應用於蜂巢領域,AAS在無線電(radio)中利用靜態波束成形以達到系統成本和複雜性的平衡。主動天線系統適用於覆蓋率有限的網路,但如今擁塞的網路需要動態數位波束成形來充分利用頻譜效率提升帶來的優勢。採用全數位波束成形技術的Massive MIMO能夠在頻率和時間之外增加空間維度,從而顯著提高頻譜效率,陣列增益和多波束正交性實現了訊噪比(SNR)提升,意味著相同的時間和頻率資源配置可由多個使用者重用。

20181018TA31P1
圖1 主動天線系統與Massive MIMO。

Massive MIMO系統:基地台解聚與功能分區

鑒於Massive MIMO架構的複雜性,必須對基地台進行解聚以支援新的功能分區,從而管理和控制系統內的互連頻寬。例如,在100MHz 64T64R天線陣列系統中,假設基頻和無線電各採用一個元件實現,則基頻與無線電之間的頻寬是230Gbps。實際上,如果系統使用多個元件,每個元件實現8T8R或16T16R的DFE,會導致系統內互連頻寬要求的成倍增加。

圖2介紹Massive MIMO無線電系統的概念圖,數位無線電處理模組利用整合類比數位轉換器(ADC)和數位類比轉換器(DAC)實現8T8R或16T16R DFE功能。為了縮小系統尺寸,降低功耗和成本,必須消除連接數位和類比域所需的JESD204B鏈路。波束成形設備將Layer 1基頻功能在無線電設備中實現,以大幅減少與更高層基頻功能(現可望在行動邊緣運算中實現虛擬化)的互連頻寬要求。整合、靈活性和更高運算能力作為三個關鍵要求,有助於實現最佳Massive MIMO系統,並發展演進相關波束成形和DFE演算法,從而不斷
改善性能、成本和功耗。

20181018TA31P2
圖2 Massive MIMO概念架構。

針對5G NR Massive MIMO的RFSoC

5G NR Massive MIMO要求在無線電設備中有大量主動訊號鏈,用以連接陣列中的每個天線或天線陣列子集。這些主動訊號鏈通常包含資料轉換器、濾波器、混頻器、功率放大器(PA)和低雜訊放大器,均會顯著增加系統的功耗、尺寸和成本。Massive MIMO系統中的大量主動訊號鏈會增大系統功耗和尺寸,使得商業上可行的系統難以實現,在射頻前端(RFFE)與DFE之間資料交換所產生的成本,無論對5G軟體、硬體還是系統級來說都是必須要解決的主要挑戰之一。

為了解決該挑戰,賽靈思透過將射頻採樣資料轉換器直接整合到針對無線電應用而設計的現有16nm FinFET多處理SoC(MPSoC)系列產品中,以此替換多個ADC和DAC,以及板上眾多的其他射頻模組。這種新推出的SoC元件系列稱為「All Programmable RFSoC」,可單片整合射頻採樣資料轉換器技術,以提供適用於無線電系統的完全軟硬體可程式設計高頻寬平台。該架構基於Arm處理系統並結合FPGA可程式設計邏輯,整合12位元4GSPS射頻採樣ADC和14位元6.4GSPS射頻直接採樣DAC,以及最佳的數位下變頻和上變頻訊號處理技術。

透過整合射頻直接採樣技術將射頻(從類比域)移動到數位域不僅可以克服功耗、空間和成本方面的不足,同樣還能實現高頻寬和多頻帶系統。在現有無線電中通常設計採用類比射頻,以創建不嚴格的離散資料轉換器規範。此外,離散資料轉換器和類比射頻模組採用較老的製程節點,而且通常針對窄頻寬進行最佳化,這就導致類比射頻解決方案對於高頻寬MIMO和Massive MIMO無線電而言在尺寸、功耗和成本方面比較昂貴。而整合高速資料轉換器、6.4GSPS直接射頻採樣DAC和4GSPS射頻採樣ADC能使數位射頻具備高靈活性、低功耗和高頻寬等優勢,非常適合以更小尺寸、更低功耗和更少成本的MIMO和Massive MIMO系統。

16nm FinFET技術助力數位射頻實現

高速射頻模組的單片整合受益於16nm FinFET製程的出色類比電晶體特性。電晶體的導通電阻極低,因此可實現高精準度的高頻寬射頻採樣訊號切換,這有助於整合低成本和低功耗的高速比較器、放大器、時脈電路和具有出色性能的數位輔助類比校準邏輯。與65nm(通常用於類比射頻元件)中的數位實現相比,16nm FinFET中的數位實現可縮小晶片尺寸高達10倍以上,並降低4倍功耗。賽靈思創新了理想的設計解決方案,以實現電源完整性、數位校準環路(以獲得高精度)和穩健隔離策略。

20181018TA31P3
圖3 RFSoC數位射頻資源。

在RFSoC中整合的數位射頻模組包含多通道的6.4GSPS DAC和4GSPS ADC、整合式的低相噪PLL和全複數混頻器——每DAC和ADC具有一個48位元數位控制振盪器(NCO)。射頻資料轉換器陣列配有1x、2x、4x、8x插值和抽取濾波器,並實現靈活的FPGA架構介面。此外,直接射頻直接採樣DAC模組還可實現正交調變校正(QMC)和Sin x/x(Sinc)補償濾波器。

Massive MIMO系統在RFSoC上的實現

圖4顯示了利用RFSoC元件實現的典型Massive MIMO無線電。RFSoC具有33Gbps收發器,該收發器帶有硬體100G乙太網路MAC/PCS,並可根據前傳介面情況(25G CPRI或eCPRI協議)使用其中的RS-FEC。部分L1功能,如iFFT/FFT變換和相關的物理隨機接取通道處理,可以下沉到無線電系統中,從而在無線電與基頻單元之間實現50%的頻寬削減(以及成本和功耗節省)。

20181018TA31P4
圖4 RFSoC上的Massive MIMO radio實現方案,已減輕部分L1功能的工作量。

RFSoC元件可提供豐富的高性能、低功耗DSP資源,用來實現包括數位上變頻、波峰因數降低、數位預失真、被動互調校準、均衡和下變頻等DFE技術。RF-DAC和RF-ADC可以運作在非常高的時脈速率下並獨立於FPGA邏輯時脈,透過選取合適的插值和抽值濾波器,可以更好地進行頻率規劃。利用精心的頻率規劃,可利用整合射頻訊號鏈的高頻寬同時支持多個頻帶,例如FDD Massive MIMO的band 1和band 3,以及TDD Massive MIMO的band 38、40、41 和band 42和43。

RFSoC具有主頻高達1.5GHz的四核心Arm Cortex-A53多處理器核心,以及主頻為533MHz的雙核心即時Arm Cortex-R5多處理器核心。這是重要的運算資源,用於運算預失真係數並執行系統控制、射頻校準,以及一般操作與維護功能。可程式設計邏輯結合片上運算可用來支援開放原始碼API,以滿足無線電系統適合軟體定義網路(SDN)的未來需求,確保無線電系統能夠根據客戶要求進行動態配置。機器學習演算法在架構中也可以高效實現,以對數量不斷增加的頻帶片段進行自動管理,進行頻譜共用,並託管行動虛擬網路營運商(MVNO)。

為便於整合,賽靈思提供一系列用於實現波峰因數降低(CFR)和數位預失真的先進DFE IP,以及針對4G、LTE-Pro和5G應用的DFE子系統參考設計和DFE演示套件。為了演示RFSoC上的系統性能,可將基於ZU28DR元件的RFSoC特性板連接到賽靈思射頻前端卡,採用兩個發射通道並透過兩個多工接收通道來實現PA回饋(圖5)。採用這種電路配置,利用現有的16nm MPSoC元件的DFE參考設計(v2.1),當將某個PA連接到DAC/ADC對,就可以快速實現新的DFE參考設計,並透過利用RFSoC與16nm SoC之間的FPGA邏輯共通性實現更為複雜的設計複用。此設計中,賽靈思CFR IP取樣速率為245.76MSps(TM3.1a均峰比為7.5dB時EVM僅為3%),DPD IP取樣速率為491.52MSps(DAC/ADC取樣速率為3.93216GSps,採用8倍的內插/抽取並在運行在第二奈奎斯特區域),使用複合訊號2c LTE20+1c LTE20,暫態頻寬160MHz。PA輸出為45dBm或32W。運行DPD之後,可實現的ACP(圖5右側所示)為54.91dBc,上邊帶ACP為-55.14dBc,足以滿足LTE頻譜發射範本要求的裕量。

20181018TA31P5
圖5 2c LTE20 + 1c LTE的RFSoC設置,其中IBW為160MHz。

總結

All Programmable RFSoC單片整合高速高頻寬射頻採樣資料轉換器與具有豐富數位訊號處理和運算資源的架構,從而滿足5G NR和LTE-Advanced Pro MIMO與Massive MIMO無線電系統實現過程中的多樣化多頻帶要求。該技術顯著減少系統尺寸、功耗和成本,解決了Massive MIMO的挑戰。RFSoC元件固有的可程式設計特性,以及對現有解決方案的重用,不僅可以加速產品上市進程,同時也可實現簡單易行的現場升級,以滿足新標準,以及新的演算法和PA技術。

活動簡介

人工智慧(AI)無所不在。這一波AI浪潮正重塑並徹底改變科技產業甚至整個世界的未來。如何有效利用AI協助設計與開發?如何透過AI從設計、製造到生產創造增強的體驗?如何以AI作為轉型與變革的力量?打造綠色永續未來?AI面對的風險和影響又是什麼?

AI⁺ 技術論壇聚焦人工智慧/機器學習(AI/ML)技術,涵蓋從雲端到邊緣、從硬體到軟體、從演算法到架構的AI/ML技術相關基礎設施之設計、應用與部署,協助您全面掌握AI最新技術趨勢與創新,接軌AI生態系佈局,讓機器學習更快速、更經濟、更聰明也更有效率。

贊助廠商

發表評論

訂閱EETT電子報