運用超低雜訊低壓降穩壓器提供無雜訊電源

2018-12-05
作者 Steve Knoth,ADI資深產品行銷工程師

線性穩壓器IC不需要搭配電感就能把較高電壓遞降至較低的電壓。低壓降線性穩壓器是一種特殊線性穩壓器,其降低的電壓——輸入電壓與輸出電壓的電壓差必須維持調節狀態。

線性穩壓器積體電路(IC)不需要搭配電感就能把較高電壓遞降(step down)至較低的電壓。低壓降(LDO)線性穩壓器是一種特殊線性穩壓器,其降低的電壓——輸入電壓與輸出電壓的電壓差必須維持調節狀態——一般都低於400mV。

早期的線性穩壓器設計所提供的約為1.3V的電壓降幅,而這意謂著5V的輸入,最多只能輸出約3.7V的電壓給調節裝置。不過近幾年發展出更精密的設計技巧,再加上晶圓製程的進步,上述的定義已發展到低於100mV~300mV。

此外,雖然在系統中低壓降穩壓器通常是其中一項最低價的元件,但從性價比的角度來看它卻也是最有價值的元件。除了調節輸出電壓,低壓降穩壓器另一項關鍵任務是保護昂貴的下游負載免於遭受嚴苛環境條件的影響,例如電壓瞬變、電源雜訊、反向電壓、電流湧浪等。簡單來說,其設計必須是強固,並必須包含所有必要的保護功能以吸收來自環境的干擾,同時保護負載。許多低成本低壓降線性穩壓器並沒有必要的保護功能,一旦故障,不僅穩壓器本身會受損,下游的負載也會被破壞。

低壓降穩壓器對比其他穩壓器

低電壓的遞降轉換與調節是透過各種方法達成。

切換式穩壓器在大範圍電壓下具備高效率特性,但需要包括電感與電容等外部元件才能運作,因此會使用較大的電路板空間。無電感升壓電路(charge pump)或電容切換式電壓轉換器,也能用來達成較低電壓的轉換,依據轉換區的不同,一般來說效率都相對更高,但它的輸出電流能力就比較有限,暫態方面的性能較弱,而且相較於線性穩壓器所需要的外部元件更多。

現今世代的高速、高電流、低電壓數位IC,像是FPGA、DSP、CPU、GPU,以及ASIC,對於為核心與I/O通道供電的電源通常會有較嚴格的要求。以往由於升壓電路缺少必要的輸出電流與暫態反應能力,因此通常會使用高效率切換穩壓器來為這些元件供電。之後,切換型元件會產生雜訊干擾的問題,另外有時也會有暫態反應過慢,以及佈線方面的限制。

因此在這些應用及其他低電壓中,低壓降穩壓器就成為一項替代方案。而拜近期產品的創新,以及功能強化之賜,低壓降穩壓器提供許多效能優勢,讓它們更具吸引力。

此外,對於雜訊敏感的類比/射頻應用方面(通常在測試與量測系統,機器或設備的量測精準度要比受量測元件的精準度高出好幾級),要為這些應用供電,業者通常會偏愛低壓降穩壓器,而不會選擇其他切換型元件。低雜訊低壓降穩壓器能為各種類比/射頻設計供電,其中,包括了頻率合成器(PLL/VCO)、射頻混頻器與調變器、高速與高解析度資料轉換器,以及精準感測器。

然而,這些應用的靈敏度往往都已達到傳統低雜訊低壓降穩壓器的極限。舉例來說,在許多高階壓控振盪器(VCO)中,供電電源雜訊直接影響VCO輸出相位雜訊(抖動)。此外,為滿足整體系統效率的要求,低壓降穩壓器通常會對雜訊較高的切換式變壓器進行後置調節(postregulate),因此低壓降的高頻率電源漣波拒斥(PSRR)性能就變得非常重要。此外,相較於業界標準的切換式穩壓器,其雜訊範圍從mV(均方根值)到個位數μV(均方根值),低壓降穩壓器的雜訊水平通常會少掉2~3個位數。

低壓降設計挑戰

諸如運算放大器與儀表放大器等IC,以及如數位類比轉換器(DAC)、與類比數位轉換器(ADC)等資料轉換器,總稱為雙極性元件,因為它們需要兩個輸入電源來供電:其中一個正極、另一個則是負極。正極供電電路(rail)通常輸送基準電壓正電,或甚至更好的作法是採用線性或超低壓降穩壓器來供電。而傳統上負極供電電路都是透過負極切換穩壓器或逆變器(inverter)供電,然而,採用電感的切換元件很容易會把雜訊導入系統。

隨著負電壓穩壓器的問市,運用負電壓低壓降穩壓器為負電壓系統供電,並利用所有低壓降穩壓器特色(無電感、低雜訊、較高PSRR、快速暫態響應、嚴密保護),便成為一種有利的作法。較舊的低壓降穩壓器其PSRR和雜訊的表現就差了許多,雖然還是能用來開發這類低雜訊供電系統,但卻必須要使用大量的元件、電路板空間,以及設計時間才能組建出整個系統。而這些額外的元件也會對功耗造成負面影響,影響程度端視其特性(寄生電阻等)而定。

對於採用運算放大器、ADC、或其他訊號鏈路元件的設計工程師而言,還有一項系統效能特性難題:這些IC並沒有無限的供電拒斥能力,更惱人的是,供電拒斥能力在高頻率下會顯著衰減。以往的作法是在電路板上額外加裝濾波元件,但卻會增加解決方案的尺寸。此外,若設計者嘗試達到較高的精準度,卻可能因穩壓供電含有過多的雜訊而遭遇更多麻煩,而這些雜訊會對量測作業帶來不利的變數。

許多業界標準線性穩壓器能用一個供電電壓就能執行低壓降作業,但大多數無法同時達到超低電壓轉換與低輸出雜訊、大範圍輸入/輸出電壓,以及全面保護功能。PMOS低壓降穩壓器能在單一供電電壓下進行降壓,但傳輸電晶體的VGS特性,再加上其缺少高效能穩壓器的許多保護功能,因此在低輸入電壓方面會受到限制。

NMOS型元件則提供高速暫態響應,但需要兩個供電電壓來為元件提供偏壓(bias);NPN型穩壓器則提供大範圍的輸入與輸出電壓,但它們需要兩個供電電壓或有較大的壓降。反觀,若運用適合的設計架構,PNP穩壓器即能達到低壓降、高輸入電壓、低雜訊、高PSRR,以及超低電壓轉換,並提供嚴密的保護,這些全都來自同一個供電線路。

為達到最佳的整體效率,許多高效能類比與射頻電路會用低壓降穩壓器供電,並對切換式變壓器的輸出端進行後置調節。這種設計除了需要高PSRR,在低壓降穩壓器的低輸入-輸出至電壓差方面也需要維持低輸出電壓雜訊。具備高PSRR的低壓降穩壓器不需要龐大的濾波元件,就能對切換元件的輸出端輕易進行濾波及消除雜訊。此外,在大頻寬範圍內擁有低輸出電壓雜訊的元件,非常適合用在現今各種供電電路,在這類電路中雜訊敏感度是一項關鍵考量因素。在高電流下的低輸出電壓雜訊,顯然是一項必備的性能規格。

新型低雜訊、高PSRR低壓降穩壓器

很明顯可以觀察出,有能力解決上述問題的低壓降方案具備以下屬性:

˙極低的輸出雜訊
˙極大範圍的頻率內維持高PSRR
˙低壓降運作
˙單一供電運作 (簡化使用並紓解供電排程的難題)
˙快速暫態響應
˙能在大範圍的輸入/輸出電壓運作
˙適宜的輸出電流
˙發熱不高
˙佔用空間小

為了因應這些相關的需求,Analog Devices(ADI)推出了LT304x系列超高PSRR、超低雜訊的正電壓低壓降穩壓器。該系列之最新成員LT3094是一款超低雜訊、超高PSRR的低壓降500mA負電壓線性穩壓器,它也是熱門500mA LT3045元件的負電壓版本(LT3042則是200mA版本)。

新元件獨特的設計具備超低的定點雜訊,在10kHz下僅有2nV/√Hz,而在較寬的10Hz~100kHz頻寬下綜效輸出雜訊僅0.85µVrms。另外,PSRR表現也極為出色:低頻率PSRR超過100dB輸出到近4kHz;高頻率PSRR超過70dB輸出到2MHz,提供降雜訊(quieting noisy)或高漣波輸入電源。

新低壓降穩壓器採用專利式低壓降架構:精準電流電源基準,後面連接一個高效能均一增益(unity-gain)緩衝區,產生幾近一致的頻寬、雜訊、PSRR,以及負載調節效能,不受輸出電壓影響。此外,這種架構能平行配置多個低壓降穩壓器,藉此進一步降低雜訊、提高輸出電流,以及將發熱分散到印刷電路板(PCB)各處。

新元件500mV輸出電流,在全負載時能輸出230mV的電壓降幅,支援-2V-20V的輸入電壓範圍。輸出電壓範圍為0V-19.5V,輸出電壓容許範圍在線路、負載,以及溫度等變數下為極精準的±2%。此元件極寬的輸入與輸出電壓範圍、高頻寬、高PSRR,以及超低雜訊的表現,適合用來為各種對雜訊敏感的應用供電,包括像鎖相迴路、壓控震盪器、混頻器、低雜訊放大器、測試與量測的低雜訊儀表、高速/高精度資料轉換器,像是成像與診斷等醫療應用、精準電源,以及為切換式電源供應器進行後置調節等領域。

低壓降穩壓器使用一個微型低成本10μF陶瓷輸出電容,擁有最佳化的穩定度與暫態響應,只需一個電阻就能設定外部精準電流極限(±10%超溫)。該元件的VIOC接腳能控制上游穩壓器,盡可能降低功率消耗並最佳化PSRR。一個SET接腳電容能降低輸出雜訊,並提供基準軟啟動功能,防止輸出電壓在啟動時出現過衝(overshoot)。

此外,元件的內部保護電路包含折返(foldback)功能的內部電流限流機制,並透過滯後(hysteresis)功能限制發熱。其他功能還包括高速啟動(若使用大數值SET接腳電容就很實用),以及電源良好旗標(flag),可自設門檻值,指定系統適時啟動輸出電壓調節功能。

20181205TA31P1
圖1 LT3094典型應用電路圖與功能。

新低壓降穩壓器需要一個輸出電容來穩定電壓。由於它具有高頻寬,因此建議採用低ESR與ESL的陶瓷電容。若要達到穩壓效果,使用的元件其輸出電容輸出電容最低要有10µF,等效串聯電阻必須低於30毫歐姆,等效串聯電感必須低於1.5nH。由於高PSRR與低雜訊效能是源自於採用一個10µF陶瓷輸出電容,輸出電容的更大數值僅會帶來微幅增加的效能,因為穩壓器的頻寬會隨著輸出電容提高而下降,因此使用超過10µF的輸出電容,獲得的提升幅度極為有限。不過,輸出電容較高的確能降低負載暫態時的尖峰輸出偏差。

並聯元件的優點

並聯多個低壓降穩壓器能得到更高的輸出電流。連結所有SET接腳與所有IN接腳,然後透過小段PCB電路連結OUT接腳(作為安定電阻),即可在低壓降穩壓器達到均流效果。另外;也能並聯超過2個低壓降穩壓器以達到更高的輸出電流,以及更低的輸出雜訊,輸出雜訊的降幅和並聯元件的數量平方根成正比。此外,並聯多個低壓降穩壓器也有助於將發熱平均傳導到電路板各處,對於具備高輸入至輸出電壓差的應用,輸入端串聯電阻或將電阻與低壓降穩壓器並聯也能用來散佈熱,可參見圖2的並聯電路實作。

20181205TA31P2
圖2 LT3094平行運作。

總結

業者推出的低壓降穩壓器元件的屬性加上其極寬的電壓範圍、低壓降電壓、完備的保護功能/強固性,以及易用性,使它們非常適合用來為對於雜訊敏感的雙極正電壓/負電壓線路供電,包括測試與量測、或是醫療成像的系統。憑藉其電流基準架構,雜訊與PSRR效能不會受到輸出電壓影響。此外,允許多個元件直接並聯,使得輸出雜訊能進一步降低、輸出電流得以提高,發熱也能平均散佈到電路板各處,不僅能節省時間與成本,同時也提升了應用的效能。

活動簡介

人工智慧(AI)無所不在。這一波AI浪潮正重塑並徹底改變科技產業甚至整個世界的未來。如何有效利用AI協助設計與開發?如何透過AI從設計、製造到生產創造增強的體驗?如何以AI作為轉型與變革的力量?打造綠色永續未來?AI面對的風險和影響又是什麼?

AI⁺ 技術論壇聚焦人工智慧/機器學習(AI/ML)技術,涵蓋從雲端到邊緣、從硬體到軟體、從演算法到架構的AI/ML技術相關基礎設施之設計、應用與部署,協助您全面掌握AI最新技術趨勢與創新,接軌AI生態系佈局,讓機器學習更快速、更經濟、更聰明也更有效率。

贊助廠商

發表評論

訂閱EETT電子報