為你的設計正確選擇DDR5 DIMM類型

2019-04-22
作者 Doug Daniels,EEWeb特約作者

伺服器/系統設計師可能正在傷腦筋的問題是,在暫存器DIMM與低負載 DIMM之間該如何取捨?

下一代DDR5緩衝記憶體晶片呼之欲出,伺服器和系統設計人員將很快會將DDR5伺服器雙列直插記憶體模組(DIMM)導入他們的新設計,但伺服器/系統設計師可能正在傷腦筋的問題是,在暫存器DIMM (registered DIMM,RDIMM)與低負載 DIMM (load-reduced DIMM,LRDIMM)之間該如何取捨?

簡要的回答是:如果你追求高速與低延遲,那通常RDIMM會符合你的要求;在另一方面,當你的設計需要更高的記憶體密度時,LRDIMM則是不二之選。但要讓設計成果有效且符合所有要求,要考慮的還有很多。

只要是伺服器/系統設計達人就會明白,將兩種解決方案都納入考量是明智之舉。為什麼?因為你的系統記憶體容量可能會隨時間而變化。在一開始,你的系統可能沒有滿載,因此可以從採用RDIMM著手,在相對輕載的條件下達到最高速度;但之後你可能希望增加伺服器的記憶體容量,因此可以使用LRDIMM來提供更高容量。

因此,理解RDIMM和LRDIMM之間的基本差異非常重要,還要了解這些差異如何能引導助你選擇正確的DIMM進行設計。某些規範對於幫助你確定要使用的DIMM也至關重要。最後,了解一些關鍵設計注意事項也是有幫助的,它們可作為選擇正確DIMM類型的基礎。

選RDIMM或LRDIMM?

如圖1所示,RDIMM具備暫存時脈驅動器(registering clock driver,RCD);RCD從主機記憶體控制器取得指令位址匯流排(command address bus,)、控制訊號和時脈訊號,然後將那些訊號扇出至DIMM上的DRAM。

20190422_DIMM_TA31P1

圖1:具備RCD的RDIMM。
(圖片來源:Rambu)

DQ訊號的資料匯流排和DQS (DQ strobes)直接從記憶體控制器傳送到DRAM封裝,在RCD上緩衝的唯一運作,是指令/位址匯流排、控制訊號和DIMM的輸入時脈。所有這些在通過RCD後,都會進入RDIMM上的所有DRAM,並進行重新計時和清理。

與早期的無緩衝記憶體DIMM (UDIMM)設計相較,採用RDIMM的設計可跑得更快。與UDIMM相比,將RCD放進RDIMM中可以幫助提高負載,因為它可以緩衝時脈訊號和指令/位址訊號線。在RDIMM中,時脈訊號和指令/位址訊號線需要額外的驅動強度,因為它們會進入DIMM上的所有DRAM封裝。相較之下,DQ和DQS訊號不需要額外的驅動強度,因為它們直接從記憶體控制器進入單個DRAM封裝或多列DRAM封裝。

此外,就RDIMM來說,知道從記憶體控制器到DIMM的指令/位址匯流排以及RCD的輸入時脈是單向(unidirectional)的很重要。而記憶體控制器和RDIMM上的DRAM之間的DQ匯流排和DQS則是雙向的。

接著看LRDIMM,如圖2所示,它上面也有一個RCD,並使用多個資料緩衝器(data buffers,DB)來緩衝進入主機記憶體控制器和DRAM之間的DQ和DQS訊號。DDR5 LRDIMM有10個DB,每個DB只處理8位元資料匯流排。

20190422_DIMM_TA31P2

圖2:LRDIMM有單個RCD並使用多個資料緩衝器來緩衝記憶體控制器和DRAM之間的進入DQ和DQS訊號。
(圖片來源:Rambu)

對於DDR5,資料匯流排預計是兩個32位元通道,加上一個8位元糾錯碼(error correction code,ECC)位元組。因此,每個通道上有40位元,LRDIMM的每一側需要5個DB。

DB和DRAM之間的訊號稱為MDQ和MDQS,以區別主機端的DQ和DQS訊號;在這裡,於主機和DRAM間擁有資料緩衝區的好處是,如果LRDIMM上有多排DRAM,還可以減輕資料匯流排上的負載。

此外,資料緩衝區有8個資料位元,但每半個位元組(nibble)有4個DQ位元。四個位元中的每一個,都有一個DQS選通(strobe)位元,它是差分(differential)的,而DQ位是單端(single-ended)的。RCD可在頻帶內(in-band)透過透過指令/位址匯流排,或是透過串列管理匯流排(serial management bus),從主機記憶體控制器進行配置;BCD不直接由主機記憶體控制器配置,而是由RCD透過緩衝通訊匯流排(buffer communication bus,BCOM)進行配置。

規格的掌握

在規劃DDR5設計時,DIMM規格將發揮重要作用。它們很重要,因為它們是量測緩衝晶片、時脈,以及/或緩衝資料訊號品質的標準。你會想確保DRAM的輸入在經過RCD或DB緩衝後沒太多變化。此外你會想確定系統記憶體通道的時脈預算(timing budget)得以維持,你還會想知道DB或RCD不會佔用從記憶體控制器到DIMM、再返回記憶體控制器的來回通訊延遲(round-trip delay)之太大部分。

就規格本身而言,RDIMM和LRDIMM的一些高階規格是相似的。例如,速率是以記憶體通道上的每秒兆次傳輸(mega transfers per second,MT/s)來度量。在DDR5,速率從3,200 MT/s起跳、最高可達6,400 MT /s,甚至可能更高。

此外,與DDR4一樣,DIMM的記憶體容量以Gigabyte (GB)為單位,例如8GB、16GB或32GB。知道功耗也很重要;功耗是以非常結構化的方式量測,具有經過標準定義的工作模式(active)和待機模式功耗。對於資料緩衝器,則區分為工作狀態下的讀取、寫入功耗。

RDIMM上RCD的關鍵規格與時脈計時有關,因為RCD的主要功能是重新緩衝時脈並將其發送到DRAM。在這裡,你需要了解從DIMM輸入時脈到RCD輸出指令/位址(CA)訊號的傳播延遲(propagation delay);此規格稱為tPDM,包括發出訊號的時間,而不僅是時脈延遲。

靜態偏移(static offset),或稱tSTAOFF,是另一種傳播延遲量測;它指的是從輸入到輸出時脈、通過RCD的時脈延遲。因為這是個緩衝時脈,所以你還要知道從輸出時脈到DRAM的抖動量。動態偏移(dynamic offset),或稱tDYNOFF,是傳播延遲的最大變量,是衡量時脈一致性的指標;這對DRAM時序很重要。tQSK是另一種RCD量測,它是從QCA輸出到時脈的偏斜(skew)。

對於LRDIMM,接下來是資料緩衝器的關鍵規格。一些重要的量測和規格還與偏斜有關;但它們是從DQS或選通到DQ資料,被稱為tDQSQ,或每半位元組接腳之間DQS到DQ的偏斜。

你還需要量測資料有效視窗(data valid window),或稱tDVWp;這決定了資料有效視窗可能的寬度,好讓資料緩衝器能有效處理。對於寫入輸入,則有tDVA和tDVB規格,它們分別代表資料有效前與資料有效後,能告訴你有多少時間可用於設定和維持資料緩衝器輸出。

tPDM Read和tPDM Write是通過資料緩衝器的傳播延遲度量。這是針對DQ路徑的,而且因為是雙向的,所以它們在每個方向上都是單獨量測的。從主機記憶體控制器的角度看,tPDM Read是從DRAM到主機的度量,tPDM Write是從主機到DRAM的度量。

接收器靈敏度(receiver sensitivity)是需要知道另一個LRDIMM資料緩衝器規格。在DDR5,訊號執行的速度比以前DDR訊號快得多,因此你會需要獲得良好的量測結果,包括Vih/Vil (電壓輸入高和低)。

設計考量

在RDIMM或LRDIMM之間做選擇時,DDR5的MT/s目標速率是主要考量之一。與LRDIMM相較,RDIMM便宜、功耗低;如果系統記憶體容量不是關鍵要素,它們還可以實現最高速度。

LRDIMM提供更高的DRAM記憶體容量。因為資料位元在資料緩衝器內緩衝,它們或許能支援更多的封裝列;如果你需要最大化伺服器中每個CPU的可用記憶體,LRDIMM能支援最大容量。但這需要付出代價,因為你需要為LRDIMM添加10個資料緩衝器,讓DIMM設計變得較複雜。因此與RDIMM相較,LRDIMM成本稍高,功耗也因為額外的資料緩衝器而較高。

總結

如前面所述,RDIMM和LRDIMM都是下一代DDR5設計的可用選項。到底要選哪一種,取決於你的初始設計目標。如果需要升級版的伺服器設計,DDR5 LRDIMM仍能持續滿足在速度和容量方面的新需求。

本文同步刊登於電子工程專輯2019年4月號;責編:Judith Cheng

(原文出自EE Times姊妹刊,ASPENCORE旗下EEWeb網站,參考連結: Is RDIMM or LRDIMM Right for Your Design?,by Doug Daniels)

活動簡介

人工智慧(AI)無所不在。這一波AI浪潮正重塑並徹底改變科技產業甚至整個世界的未來。如何有效利用AI協助設計與開發?如何透過AI從設計、製造到生產創造增強的體驗?如何以AI作為轉型與變革的力量?打造綠色永續未來?AI面對的風險和影響又是什麼?

AI⁺ 技術論壇聚焦人工智慧/機器學習(AI/ML)技術,涵蓋從雲端到邊緣、從硬體到軟體、從演算法到架構的AI/ML技術相關基礎設施之設計、應用與部署,協助您全面掌握AI最新技術趨勢與創新,接軌AI生態系佈局,讓機器學習更快速、更經濟、更聰明也更有效率。

贊助廠商

發表評論

訂閱EETT電子報