PCI-SIG今年5月正式推出PCI Express(PCIe)5.0版；近期又宣佈將在2021年推出PCIe 6.0標準規範。PCIe 5.0傳輸速率已達32GT/s，PCIe 6.0更是將達64GT/s，傳輸速率越高時，傳輸介面內部訊號會衰減得越嚴重，這已是不變的「鐵則」，這對相關業者來說將必須面臨新的挑戰。所幸，智慧重定時器(Smart Retimer)可協助廠商解決問題。

Astera Labs商務長Sanjay Gajendra表示，現今包括越來越龐大的社交網路影音串流、人工智慧(AI)/機器學習(ML)技術專用晶片所衍生的新應用，以及連網汽車甚至未來的自駕車，在在對雲端資料中心伺服器的運算效率帶來新的挑戰。促使伺服器架構產生改變——納入更多不同處理器進行異質運算，以讓伺服器能更快地處理更多新興應用所衍生出來的資訊。

目前伺服器架構中的所有部分，如主處理器、儲存單元、主記憶體、FPGA/AIP/GPU，以及智慧網路介面控制器(Smart NIC)間，皆主要透過PCIe介面進行溝通。也因此，為因應伺服器內部主機板各單元間能更快速的溝通，PCI-SIG推出了傳輸速率更高的PCIe 5.0與6.0版。雖然伺服器內部架構雖然改變，PCIe傳輸速率也已跟著提升，但伺服器廠商也遭遇傳輸速率越高，訊號衰減越嚴重的難題。

伺服器架構。圖中可見PCIe 5.0由於傳輸速率高達32GT/s，以至於量測到的訊號傳輸品質眼圖，呈現模糊一片，甚至沒開眼。(資料來源：Astera Labs、https://ubm.io/2WtcdQv)

Gajendra說明，訊號衰減可由幾個方式進行改善，其中之一是縮短各單位間訊號需傳輸的距離，但現有的PCB尺寸大小不變的狀況下，只能採用更好的PCB，伴隨而來的則會是高成本苦果。為解決此難題，延伸高速PCIe傳輸距離，Astera Labs推出適用於PCIe 4.0與5.0的智慧Retimer產品組合。

Astera Labs的智慧Retimer具備超低延遲、低功耗，以及在超高速傳輸下不但可以擴展傳輸距離，還仍可維持訊號完整性，避免訊號衰減造成的麻煩。Gajendra指出，Astera Labs專注於解決各種傳輸瓶頸，新的智慧Retimer產品除了具備上述優點，還能在不影響拓撲情況下，實現隨插即用交互操作。

PCIe 3.0、4.0與5.0版比較。新版的速率越高，傳輸距離也將變得越短。(資料來源：Astera Labs)

更重要的是，智慧Retimer SoC的設計與模擬都是在雲端進行。Gajendra解釋，Retimer SoC是在Amazon Web Services(AWS)平台中進行開發，以及深入的模擬，如此，不僅可以確保產品的高品質，也能節省實際尋找大量實體伺服器進行模擬測試的工作時間，加速產品問世時間，並能進一步降低成本。由於Astera Labs是無晶圓廠(Fabless)公司，產品是委由台積電(TSMC)生產，以期可迅速提升產量，盡快滿足市場的需求。

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名