基頻視訊中插入Logo的設計方法

作者 : Khader Shareef,EEWeb特約作者

本文討論在基頻視訊中插入靜態台標的各種機制及其優缺點,同時可以實現低成本解決方案的設計方法。

在典型的最後一哩廣播分佈系統中,有線營運商透過衛星接收來自內容提供者的廣播節目,使用整合接收器/解碼器(IRD)對其進行解碼,然後根據所需的解析度、位元速率和壓縮標準對基頻視訊(在一個編碼器盒子中)進行重新編碼。最後,將多個視訊節目串流組合在一起以便最終分發給終端使用者。

有些國家要求有線營運商在傳輸給終端使用者的視訊中插入其台標(logo)。本文討論了在基頻視訊中插入靜態台標的各種機制及其優缺點,此外,本文還描述實現低成本解決方案的獨特設計方法。

視訊編碼器

視訊編碼器利用各種類比/數位介面接收視訊內容,例如S端子(S-Video)、色差分量介面(YPbPr)、HDMI、DVI和3G-SDI等,這些介面通常與視訊前端IC相連,如圖1所示。

20200108TA31P1
圖1 編碼器系統中的視訊介面。(資料來源:Ittiam Systems)

視訊前端包括視訊接收器IC,它可能是ASIC,也可能是透過程式設計作為視訊接收器的FPGA,可將前端視訊訊號解碼為基頻視訊訊號。該ASIC/FPGA的輸出通常是採用符合BT.656標準格式的平行埠數位視訊匯流排,該匯流排連接到視訊編碼器以進行壓縮和持續傳輸。

台標插入的設計方法

在編碼操作開始之前,台標影像需要插入基頻視訊訊框(frame)中。有多種可能的方式可以實現靜態台標的插入,如下所列:

1.在視訊輸入源之後、前端接收器IC之前,使用標準台標插入器插入台標;

2.採用具有雙重功能的前端視訊接收器,在將視訊解碼為BT.656的同時實現台標插入;

3.使用Arm/GPU處理器上運作的基於軟體的視訊編碼器系統,在原始擷取視訊中插入台標。

上述每種方法中都有各自的缺點和局限性。如,方法1需要購買和維護外部硬體,以進行台標影像程式設計和配置。

方法2需要使用業界領先製造商提供的支援螢幕顯示(OSD)的視訊前端收發器ASIC。這帶來了其自身局限性,包括台標大小、混合能力、IC成本,以及每個視訊輸入介面對外部記憶體(如DDR2)的要求。此外,在收發器之後,還需要將資料呈現給視訊接收器,用以將資料解碼成數位BT.656格式,從而與標準編碼器設備進行連接。

方法3是一個較好的解決方案,其視訊編碼器基於軟體,可透過配置將台標影像作為框架緩衝區混合到DDR中儲存的原始視訊畫素中。但是,如果該視訊編碼器為沒有提供台標插入功能的ASIC,則該方法不可用,必須選用方法1或方法2。在這種情況下,為實現輸入視訊編碼器多通道系統的低成本解決方案,Ittiam Systems採用了一種創新的方法,運用低成本FPGA在視訊前端IC之後和ASIC視訊編碼器之前混合台標影像,如圖2所示。

20200108TA31P2
圖2 在視訊編碼之前在數位視訊路徑中實現台標插入。(資料來源:Ittiam Systems)

該方法實現了低成本的多通道解決方案,因為單個FPGA能夠在多個視訊通道上執行台標混合操作(為了便於說明,圖2僅顯示了一個通道)。另有一個用於儲存台標影像的SPI快閃記憶體需要連接到FPGA,FPGA可以根據配置在適當的位置讀取這些台標影像並混合到輸入基頻視訊串流中。

FPGA可以是低成本的,因為該設計僅使用了FPGA內部RAM、邏輯元件和常見的DSP乘法器硬體模組來執行混合操作所需的畫素乘法運算。

FPGA RTL IP被用來在QSPI模式下配置SPI快閃記憶體,以滿足FIFO讀寫介面的資料速率要求。QSPI介面速率足夠快,可以在BT.656畫素時脈讀取一行台標資料進行混合操作之前,將一行台標寫入或緩衝到FPGA的FIFO模組中(這也決定了FPGA設計中QPSI的工作頻率)。使用者可以在FPGA中配置用於alpha混合演算法的透明係數(α,或alpha),這種演算法可透過FPGA實現,以執行台標插入操作。

結論

上述方法已成功應用於Ittiam Systems開發的硬體設計中,實現了在基頻視訊中插入台標影像。其設計優勢在於最小的延遲,以及硬體解決方案總體成本的減少。

(參考原文: Design Approach for Logo Insertion in Baseband Video,by Khader Shareef)

本文同步刊登於EE Times Taiwan 2020年1月號雜誌

發表評論