為車用記憶體提升測試與電路開發效率

作者 : 謝金騰,芯測科技資深工程師

因應車用電子、自動駕駛世代來臨,SoC需求的記憶體數量大幅增加,記憶體測試解決方案成為晶片設計中不可或缺的一環...

隨著半導體製程技術的提升,IC設計規模與時脈愈來愈高,對於記憶體(SRAM、ROM、Embedded Flash、DRAM、Embedded DRAM)需求的比重愈來愈大,加上5G、車聯網、車用電子、自動駕駛等新興應用對於新一代SoC內的記憶體需求量日益提升,也使得晶片面積隨之增加。另一方面,為了實現高效能與低功耗,晶片的製程不斷往高階製程邁進,設計的複雜度、開發時間以及成本等也持續增加,使得產品的可靠度至關重要。

為了確保晶片上的記憶體運作正常,內建自我測試技術(Built-In Self-Test;BIST) 成為晶片實作中不可或缺的一部分。BIST可以提高測試的錯誤涵蓋率、縮短設計週期、增加產品良率,並加快產品的上市速度。為了儲存大量的資訊,記憶體所占相對於晶片面積的比重也將日益增加,除了需要有演算法能夠找出記憶體的錯誤並修復,也必須提高整體開發流程的穩定性及便利性。

為此,芯測科技(iSTART-Tek Inc.)在其記憶體測試與修復整合平台START (SRAM Testing And Repairing Technology)增加新功能‘Power-On-Test’,提供使用者於車用電子領域中加強記憶體的可靠度。

Power-On Test流程專為車用電子所設計,實現此功能包括兩個主要步驟:首先,使用者需要在IP或模組中插入BIST/BISR電路;最後將所開啟的功能整合至SoC中。以下將介紹完整的Power-On Test流程。

Power-On Test功能介紹

功能說明

Power-On Test功能是指用在晶片開機時,使用ROM產生的Signature與MBIST的指令做比對,並擷取資料做為驗證記憶體是否正常的運作(如圖1所示)。

  • Hardwired ROM:使用START預設的ROM來儲存比對資料
    (Set hw_rom = yes)
  • ROM memory:使用自定義的ROM來儲存比對資料
    (Set hw_rom = no)

20200121_iSTART-Tek_TA71P1

圖1: Power-On Test設計架構

配合使用START的記憶體修復功能,可分為以下四種應用:

20200121_iSTART-Tek_TA71P2

圖2:功能應用範圍

BFL設定說明
set pot :

  • yes:開啟Power-On Test功能
  • no :關閉Power-On Test功能
    set hw_rom :
  • yes:由START產生的rom_24_hw來儲存ROM產生的Signature當作Test Command並由Hardwired ROM的Address做切換,可參考圖11。
  • no:由客戶自定義的POT_ROM儲存ROM產生的Signature,也是由Address來做切換(需自行接線),可參考圖12。

執行流程

圖3是此功能的實作流程,使用START開啟Power-On Test選項並執行Top-down流程,最後整合BIST/BISR並使用IEEE1149.1介面進行控制。

20200121_iSTART-Tek_TA71P3

圖3: START執行流程

案例1:Hard Repair and no Hardwired ROM

使用iSTART的BFL (BIST FEATURE LIST) 設定檔,由於需將與IEEE1149.1介面整合,因此控制埠應設置為IEEE 1500介面。故設定檔應遵循以下設定:

20200121_iSTART-Tek_TA71P4

圖4: BFL設定

當BFL檔案設定完成後,即可以輸入指令執行流程。

案例2:Hard Repair and Hardwired ROM

基本上設定與2.1一樣,差別在於BFL將設定hw_rom選項開啟,則BFL檔案設定如下:

20200121_iSTART-Tek_TA71P5

圖5:BFL設定

當BFL檔案設定完成後,即可以輸入指令執行流程。

案例3:Soft Repair and no Hardwired ROM

使用我們BFL設定檔,由於此範例將與IEEE1149.1介面整合,因此控制埠應設置為IEEE 1500介面。故設定檔應遵循以下設定:

20200121_iSTART-Tek_TA71P6

圖6:BFL設定

當BFL檔案設定完成後,即可以輸入指令執行流程。

案例4:Soft Repair and Hardwired ROM

基本上設定與2.3一樣,差別在於BFL將設定hw_rom選項開啟,則BFL檔案設定如下:

20200121_iSTART-Tek_TA71P7

圖7:BFL設定

當BFL檔案設定完成後,即可以輸入指令執行程。

整合BIST/BISR和Power-On Test電路

使用者可以透過START的BII (BIST INTEGRATION INFORMATION)流程整合BIST,透過設定該檔案來提供IEEE1149.1規格、BIST/BISR規格記錄檔(*_spec.integ)等資訊後,即可讀取該BII檔案來實現BIST/BISR電路與wrapper的套用和Power-On Test功能的實現。

這邊需額外注意,在[Set hw_rom = no]流程中,必須在BII產生的top_INS_f_INS.v中插入POT_ROM來進行比對測試(如圖8所示)。

20200121_iSTART-Tek_TA71P8

圖8:使用者自定義POT_ROM

而[Set hw_rom = yes]流程中,START將自動在top_INS_f_INS.v中生成對應的rom_24_hw進行比對測試,如圖所示:

20200121_iSTART-Tek_TA71P9

圖9:START自動生成rom_24_hw

模擬與合成及註解

執行完BII階段後,START將自動生成模擬環境,可藉由模擬觀察Power-On Test測試及修復功能。

此外,當hw_rom=no時,在模擬前需先將產生的pot_rom.v(在INTEG資料夾)的路徑放到cdeFileIn並在run file(INTEG_INS.f)中加入使用者自定義ROM的路徑。

當hw_rom = yes時,START會自動加入rom_24_hw.v到路徑到run file(INTEG_INS.f)。

以下為Makefile內容說明:

20200121_iSTART-Tek_TA71E1

*註: 若為Hard Repair,當make INTEG FUNC=tb_STIL完時,會產生FuseDataValue.data,需將其檔案rename為preload.data方可執行Power-On Test的模擬

START對於Power-On Test在合成方面也有對應的*.tcl可協助客戶使用。

20200121_iSTART-Tek_TA71P10

圖10: TCL說明

在產生的POT_ROM或Hardwired ROM的過程中,提供註解說明讓使用者能第一時間掌握要訣(比對的資料來源),如圖11~12所示:

20200121_iSTART-Tek_TA71P11

圖11:pot_rom.v 註解

20200121_iSTART-Tek_TA71P12

圖12:rom_24_hw.v 註解

執行完後的架構圖

圖13為執行完後的架構,依BII (BIST INTEGRATION INFORMATION)檔案內容設定來完成BIST的串接動作與指定信號連結(請參考圖14)、wrapper的套用與Power-On Test功能與提供使用者IEEE1149.1的Interface。

BII整合訊號可分為:

  1. BIST的WSI與WSO訊號
  2. BISR的WSI、WSO、MRSI與MRSO訊號
  3. Hard Repair的SYS_READY、BOOT_CFG_DONE訊號
  4. Power-On Test的SYS_POT、MGO、MRD、RGO訊號

20200121_iSTART-Tek_TA71P13

圖13:執行後架構圖

20200121_iSTART-Tek_TA71P14

圖14:訊號說明

總結

因應車用電子、自動駕駛世代來臨,SoC需求的記憶體數量大幅增加。此時,記憶體測試解決方案即成為晶片設計中不可或缺的一環。芯測科技記憶體測試與修復的整合平台START(SRAM Testing And Repairing Technology)提供新功能Power-On Test,對使用者來講,不需繁瑣的操作,即可完成記憶體測試解決方案的實作,提供使用者專注於主要產品功能的開發,加速產品開發的時程,提升產品良率及可靠度,從而大幅提升產品的競爭力。

掃描或點擊QR Code立即加入 “EETimes技術論壇” Line 群組 !

 EET-Line技術論壇-QR

發表評論