真的能透過運算放大器實現ppm精度嗎?

作者 : Barry Harvey,ADI設計工程師

為了達到ppm級的線性度和雜訊,必須謹慎挑選運算放大器並最佳化應用電路,特別是注意這些放大器的輸入電流可能透過電路中的應用阻抗產生失真…

隨著工業和醫療設計推動產品的精度和速度日益提升,類比IC業界總體雖能夠跟上速度的發展要求,但在精度要求上卻有所不足。許多系統都競相邁入1ppm精度之列,特別是今日,1ppm的線性ADC日益普遍。本文將介紹運算放大器的精度侷限性,以及如何選擇為數不多但可能達到1ppm精度的運算放大器。另外,我們還將介紹一些針對現有運算放大器局限性的應用改善。

精度(Accuracy)與數值相關:系統特性與絕對真實數值之間的差距。精密(Precision)是以數位形式表示的數值深度。在本文中,我們將使用精度一詞,它包括雜訊、偏移、增益誤差和非線性度等系統測量的所有限制。許多運算放大器的某些誤差在ppm量級,但沒有一個運算放大器的所有誤差都達到ppm量級。例如,斬波放大器可提供ppm級的補償(offset)電壓、直流(DC)線性度和低頻雜訊,但它們的輸入偏置電流和頻率線性度存在問題。雙極性放大器具有低寬頻雜訊和良好的線性度,但其輸入電流仍可能導致內部電路誤差。MOS放大器具有卓越的偏置電流,但通常在低頻雜訊和線性度領域存在缺陷。

在本文中,我們將在轉換函數中使用大致相當於1ppm的非線性度表現諧波失真的-120dBc失真。

非ppm放大器類型

首先,讓我們來看看非高線性度的放大器類型。線性度最低的類型即所謂的視訊或線路驅動器放大器。這些都是DC精度不太好的寬頻放大器:偏移達幾毫伏,偏置電流在1µA至50µA範圍內,並且1/f雜訊性能通常較差。理想的DC精度在0.3%至0.1%之間,但交流(AC)失真可以介於–55dBc至–90dBc(線性度:2000ppm至30ppm)之間。

下一項分類是傳統經典運算放大器設計,例如OP-07,可能具有高增益、CMRR、PSRR以及良好的補償電壓和雜訊性能,但其失真卻無法優於–100dBc,特別是在達到1kΩ或更高負載的情況之下。

而還有一些或新或舊的廉價放大器,其失真在負載超過10kΩ的情況下都無法優於–100dBc。

此外,還有音訊放大器類運算放大器。它們相當經濟實惠,且失真表現可能非常好。但是,它們的設計不合適,且不能提供良好的補償電壓和1/f雜訊性能。此外,他們的失真或許在大於10kHz後也不能變的更好了。

有些運算放大器旨在支援MHz訊號的線性度。它們通常為雙極性,並具備較大的輸入偏置電流和1/f雜訊。在該應用領域,運算放大器更多追求的是–80 dBc至–100 dBc程度的性能,實現ppm性能不太現實。

無論寬頻及壓擺率多大,電流回饋放大器也不能支援深線性度,甚至是適度的精度。它們的輸入級有很多誤差源,並且增益、輸入和電源抑制性能都不高。電流回饋放大器還具有熱漂移效應,會大幅拓展正常的建立時間。

之後,我們擁有現代的通用型放大器。它們一般具備1mV的偏移和微伏級1/f雜訊。支援–100dBc失真,但在高負載時通常無法實現。

運算放大器的誤差源

圖1顯示的是簡化的運算放大器框圖,並添加了AC和DC誤差源。拓撲為帶有輸入跨導(gm)的單極點放大器,驅動輸出緩衝單元的增益節點。儘管有許多運算放大器拓撲,但所示的誤差源對它們全部適用。

20200204_ADI_TA71P1

圖1:簡化的運算放大器和誤差源

輸入雜訊

有的輸入雜訊電壓VNOISE包含寬頻和1/f頻譜成分。如果雜訊的幅度類似或超過系統LSB,則無法準確地測量訊號。例如,如果寬頻雜訊為6 nV/√Hz,系統頻寬為100kHz,那麼輸入端的有效值雜訊則會達到1.9µV。我們可以使用濾波器來降低雜訊:例如,將頻寬降至1kHz可使雜訊降至0.19µVrms或1µVp-p(峰對峰值)左右。頻域的低通濾波可降低雜訊幅度,就像ADC輸出隨時間推移而平均化一樣。

不過,由於速度太慢,1/f雜訊實際上無法過濾或均化。1/f雜訊通常使用0.1Hz至10Hz頻譜範圍內產生的峰對峰值電壓雜訊體現。大多數運算放大器的低頻雜訊都介於1µVp-p至6µVp-p之間,因而不太適合對DC精度要求高的ppm級,特別是在提供增益的情況下。

圖2顯示的是高精度放大器(LT1468)的電流和電壓雜訊。

20200204_ADI_TA71P2

圖2:LT1468輸入電壓和電流雜訊

在圖1的輸入端,還有偏置電流雜訊源INOISE+和INOISE–。它們包含寬頻和1/f頻譜成分。INOISE乘以等效電阻會產生更多輸入電壓雜訊。一般而言,同相端和反相端的兩個電流雜訊之間互不相關,不會隨著兩端輸入電阻值相等而抵消,而是以rms方式增加。INOISE乘以輸入等效電阻產生的雜訊電壓常常會超過1/f區的VNOISE

輸入共模抑制和偏置誤差

下一種誤差源是V_CMRR。這體現在共模抑制比指標參數上,其中補償電壓會隨著相對於兩個供電軌的輸入電平而變化(所謂的共模電壓,VCM)。使用的符號指示箭頭方向的電源相互影響,透過其分割線表示其可變,但可能是非線性變化。CMRR對訊號的主要影響在於使線性部分與增益誤差無法區分。非線性部分將會失真。圖3顯示了LT6018的CMRR。增加的線與CMRR曲線在該曲線分化到超載之前的極點相交。該線的斜率提供的CMRR = 133 dB。範圍每相差30 V,CMRR曲線與理想線之間的偏差僅約為0.5 µV,表示ppm以下級別的輸入非常成功。其他放大器的曲率可能更大。

20200204_ADI_TA71P3

圖3: LT6018輸入補償電壓與VCM

補償電壓(VOS)將歸入此處的CMRR。斬波放大器的輸入補償電壓低於10µV,相對於2Vp-p至10Vp-p的典型輸入訊號,接近於單ppm誤差。甚至,最佳ADC的補償電壓通常會多達100µV。所以,10uV級的補償電壓不會對運算放大器自身造成太大的負擔;無論如何,系統本身會自動調零。與輸入訊號的共模位準相關的是ICMRR,即輸入偏置電流及其隨電源的變化情況。斷線表明偏置電流會隨電壓變化,並且也可能不是線性變化。共有四個ICMRR,因為兩個輸入端有獨立的偏置電流和位準相關性,並且每個輸入端隨兩種電源的變化不同。ICMRR乘以應用電阻的阻值會增加電路的整體補償電壓。圖4顯示了LT1468的偏置電流與VCM (ICMR規格)。添加的線所示的斜率為~8nA/V,在使用1kμΩ應用電阻或低ppm誤差的情況下將為8µV/V。它與直線的偏差約為15nA,由此在1kμΩ應用環境下會在26V範圍內產生15µV的誤差,或非線性度達0.6ppm。

20200204_ADI_TA71P4

圖4:LT1468輸入偏置電流與VCM

輸入級失真

圖1顯示了輸入級,它們通常是由一對差分電晶體設計成跨導電路。圖5頂部顯示了各種差分放大器類型的集電極或漏電流以及差分輸入電壓。我們可模擬一個簡單的雙極性對、一個跨線性電路(我們稱之為「智慧雙極」)、一個低閾值(即非常大)的MOS差分對、一個帶發射極電阻的雙極性對(圖5中已退化)和一個超越閾下區域而進入平方律機制運行的小型MOS對。使用100μA的尾電流模擬所有差分放大器。

在顯示圖5底部所示的跨導與VIN之前,明確的資訊不多。跨導(gm)是輸出電流相對於輸入電壓的導數,使用LTspice®模擬器生成。語法當中包含d(),其在數學上等同於d()/d(VINP)。Gm的非平面度即運算放大器在頻率下的基本失真機制。

對於DC而言,運算放大器的開迴電壓增益約為gm (R1||R2),但前提是輸出緩衝區增益大約1。R1和R2表示訊號路徑中各種電晶體的輸出阻抗,每個電阻均連接到一個供電軌或其他單元。這就是運算放大器中增益受限的基礎。R1和R2不能保證為線性;它們可能導致空載失真或非線性度。除線性度之外,我們需要增益達到或超過一百萬,才能實現ppm級的增益精度。

觀察標準雙極性電晶體曲線,我們可以看到它在該組中的跨導最高,但該跨導會隨著輸入從零伏開始變化而快速消退。這一點是讓人擔心的,因為線性度的基本要求就是增益或gm恒定。另一方面,誰會在乎放大器的電壓增益如此之高,以致於差分輸入隨輸出電壓的伏特級增加只能實現微伏級增加?下面則是CCOMP

20200204_ADI_TA71P5

圖5:各種差分放大器的輸出電流和跨導以及輸入電壓

CCOMP (CCOMPP和CCOMPM的平行線)會吸收gm在頻率範圍內的大多數輸出電流。它可設定放大器的增益頻寬乘積(GBW)。GBW可設定:在頻率f下,放大器的開迴增益為GBW/f。如果該放大器在f = GBW/10時的輸出為1Vp-p,閉迴增益為10,那麼輸入之間將有100mVp-p。也就是,平衡±50mV。請注意,圖5中顯示的標準雙極性曲線在±50mV時損耗了約一半的增益,從而保證了大規模失真。不過,智慧雙極僅損耗了13%的增益,閾下MOS損耗了26%,退化雙極損耗了12%,平方律MOS損耗了15%。

圖6顯示輸入級的失真與振幅。在應用電路輸出時將顯示這些資訊(乘以雜訊增益)。輸出失真可以繼續增加,但不能減少。

20200204_ADI_TA71P6

圖6:輸入級的總諧波失真與差分輸入電壓

除智慧雙極的輸入級之外,輸入級的差分放大器顯示失真與輸入的平方成正比。在增益一致的應用中,輸出失真與輸入失真的影響相同。這是大多數運算放大器的主要失真來源。

請考慮一個採用雙極輸入的增益一致的緩衝區。若輸出VOUT峰對峰值電壓,輸入差分訊號將為
20200204_ADI_TA71Eq1
我們估算
20200204_ADI_TA71Eq2

20200204_ADI_TA71Eq3

其中,GNOISE為應用的雜訊增益。

1ppm非線性度相當於–20dBc諧波失真,比例為0.0001%。假定一個放大器使用雙極性輸入級,GBW為15MHz,作為緩衝區的輸出為5Vp-p,通過方程式2可得知該線性度的最大頻率僅為548Hz。上述的假設前提是放大器在較低頻率下的線性度最低。當然,當放大器提供增益時,雜訊增益增加,且–120dBc的頻率會下降。

閾下MOS輸入級支援的–120dBc頻率最高為866 Hz,平方律MOS最高支持1342Hz,退化雙極最高支持1500Hz。智慧雙極的失真不符合預測模式,人們必須根據資料手冊進行估算。

我們可以使用更簡單的公式
20200204_ADI_TA71Eq4
其中,K可從運算放大器資料手冊的失真曲線中找到。

附加一點,許多運算放大器都是使用軌對軌輸入級。大多數放大器透過兩個獨立的輸入級都能實現此功能,即在輸入共模範圍內,不同輸入級之間可以轉換。這種轉換會導致補償電壓變化,還可能導致偏置電流、雜訊乃至頻寬變化。此外,基本上還會導致輸出時出現開關瞬變現象。如果訊號總是穿過交越區,那麼則不能對低失真應用使用這些放大器。不過,對於相反的應用場合可以使用它們。

我們還沒有討論壓擺增強型放大器。這些設計在差分輸入較大的情況下不會耗盡電流。遺憾的是,差分輸入較小的場合仍會導致gm出現與所討論的輸入幅度類似的變化,並且低失真仍需要有較大的頻率迴路增益。

由於我們要尋找的是ppm級的失真度,所以我們不會以接近壓擺率限值的任何方式運行放大器,所以十分異常的壓擺率不是ppm級頻率線性度的重要參數,只考慮GBW即可。

前面,我們討論了單極補償設計模式的開迴增益。並不是所有運算放大器都以該方式提供補償。通常,開迴增益可從資料手冊的曲線中找到,而方程式中的GBW/(GNOISE × fSIGNAL)就是頻率的開迴增益。

增益節點誤差

接下來,我們來看圖1中的R1和R2。這些電阻連同輸入gm提供放大器的開迴DC增益:gm × (R1||R2)。原理圖中繪製的這些電阻帶有可變的非線性刪除線。這些電阻的非線性度體現了放大器的空載失真度。而且,R1會從正電源施加影響,以致於DC正電源電壓抑制比(PSRR+)約等於gm × R1。同理,R2負責PSRR–。請注意,為什麼PSRR的幅度幾乎等於開迴增益?CCOMPP和CCOMPM向R1和R2注入類似的電源訊號;它們在頻率範圍內設置PSRR+和PSRR–。

增益適度(<<106)的放大器的線性度可能很好,但適度增益會限制增益精度。

電源埠可能會導致失真。如果輸出級驅動的負載較大,其中某個電源就會提供負載電流。在一定頻率下,遠端電源的遠端調變能力可能很小,以致於運算放大器的旁路電容成為實際的電源。通過旁路電容後,電源電流下降。下降幅度取決於ESR、ESL和電抗,並且它們會造成電源干擾。由於輸出為AB類,所以只有一半的輸出電流波形會調變電源,形成平穩的諧波失真。頻率範圍內的PSRR可降低電源干擾。例如,如果我們觀察到電源干擾為50mVp-p,並希望PSRR抑制電源輸入干擾使其在輸出端降至低於5µVp-p,則PSRR在訊號頻率下需達到80dB。估算PSRR(f)~Avol(f),GBW為15MHz的放大器在低於1500Hz的頻率下則會擁有充足的PSRR。

輸出級失真

圖1中的最後一項是輸出級,輸出級在本文中被視為緩衝區。圖7展示一個典型的輸出級轉換函數。

20200204_ADI_TA71P7

圖7:不同負載的輸出緩衝區的轉換函數

對於不同的負載,我們可看到四種誤差。首先是削波:儘管假設該輸出級的標稱增益為1,但它不完全是軌到軌輸出級。這種情況下,甚至空載輸出時,每個電源軌也會削波100mV。隨著負載增加(降低負載電阻),輸出電壓會逐步削減。顯然,削波會嚴重影響失真,而且必須降低輸出擺幅才能避免削波。

下一種誤差是增益壓縮,當轉換函數的曲率達到訊號極限情況時,我們會看到這種現象。隨著負載增加,在電壓早期階段就會出現壓縮。如同削波一樣,在這種機制下,通常無法實現ppm級失真。這種壓縮通常是由輸出級較小而難以滿足輸出需要的電流所致。最好的解決方案是,使放大器提供的線性、無壓縮最大輸出電流僅約為輸出短路電流的35%。

另一種顯著的失真來源在於交越區約為VIN = 0。空載時,交越扭結可能不那麼明顯。但隨著負載增加,我們可看到綠色曲線的扭結增加。估算交越失真通常需要強大的電源電流。

最後一種失真比較難以理解。由於有些放大器電路輸出正電壓和電流,還有一些輸出負訊號,所以無法保證它們具有相同的增益,特別是在帶負載時。圖7顯示負載時負訊號的增益減少情況。

通過迴路增益可降低所有這些失真。如果輸出級的失真為3%,那麼迴路增益需要為30,000才能達到–120dBc電平。當然,這種情況發生在GBW/(30,000 × GNOISE)頻率以下,對於15MHz的放大器通常為1kHz機制。

有些輸出級的失真與頻率有關,但也有許多輸出級與頻率無關。開迴增益可抑制輸出級失真,但該增益會隨頻率而下降。如果輸出失真不隨頻率而變化,則增益損耗會產生輸出失真,並隨頻率而線性增加。同時,輸入失真會導致總體輸出失真隨頻率而增加。這種情況下,總體閉迴路輸出失真可能主要為輸入失真,從而掩蓋輸出級失真的影響。

另一方面,如果輸出級失真確實隨頻率而線性變化,那麼迴路增益下降除導致輸入失真之外,還會導致另一種輸出失真,該失真隨頻率的平方而變化,並且無法與輸入失真區分開來。

低功耗運算放大器包含的輸出級通常較少,靜態電流低。輸出失真可能主要是由這些放大器的輸出級導致,而不是輸入級。所以,至少需要2mA電源電流才能獲得低失真運算放大器,這種說法一定程度上是正確的。

ppm級精度的規格要求

在實際的電平轉換、衰減/增益和主動濾波器電路中,運算放大器需滿足一些基本要求才能支援±5V訊號、適用於1kΩ環境並實現表1所示的1ppm線性度。

20200204_ADI_TA71T1

表1:ppm精度所需的運算放大器誤差和幅度清單

現在,我們瞭解了運算放大器在ppm精度領域的局限性,那麼我們該如何改善它們?

雜訊:顯然,首先要選擇一款輸入雜訊電壓不高於應用電阻組合雜訊的運算放大器。這樣可以降低應用電路的總阻抗,從而降低雜訊。當然,隨著應用的阻抗下降,通過它們的訊號電流會增加,並可能使負載誘發的失真加大。在任何情況下,都不必使運算放大器級的輸出雜訊遠低於其驅動級的輸入雜訊。

電流雜訊會乘以應用阻抗,進而形成更多的電壓雜訊。在電流雜訊很低的應用中,MOS輸入非常吸引人,但它們的1/f電壓雜訊通常比雙極性輸入大。雙極性輸入的電流雜訊為pA/√Hz級別,可能會產生較大的應用雜訊,但1/f電流內容生成的應用電壓雜訊可能大於放大器的1/f電壓雜訊。一般而言,應用阻抗應小於放大器的VNOISE/INOISE,以避免IBIAS為主的應用雜訊。雙極性放大器的VNOISE越低,INOISE則越高。

協助運算放大器實現最佳性能

減少輸入誤差

除了選擇CMRR優良的運算放大器之外,設計人員還可以選擇用運放搭建反相放大電路而不是同相放大電路。在反相電路中,輸入會與地面或一些基準電壓源相連,完全不會引發CMRR誤差。不過,並不是所有應用電路都能反相,而且通常負電源無法用於負訊號偏移。圖8顯示了非反相電路和反相電路中應用的雙極點Sallen-Key濾波器。

20200204_ADI_TA71P8

圖8:非反相(左)和反相(右)Sallen-Key主動濾波器。

如果兩個輸入端均包含應用電阻,則每個輸入端的偏置電流乘以相應的電阻產生的電壓誤差會在輸出端抵消,因此也可以抵消ICMR誤差。例如,如果設置的放大器增益為10,附帶900Ω回饋和100Ω接地電阻,則在正輸入端安置串聯的90Ω(900Ω||100Ω)電阻即可抵消完全相等的輸出偏置電流產生的電壓誤差。大多數雙極性運算放大器的偏置電流搭配都很恰當,使得選擇0.1%(而不是常見的1%)電阻即可實現最佳ICMR抑制。在圖4中,補償電阻與反相輸入端-input串聯放置。它們應能夠被旁路通過。因為額外的輸入電阻會導致雜訊增加(電流雜訊乘以連接的等效電阻)。

反相增益讓我們能夠使用包含軌對軌輸入的運算放大器,而不必讓訊號穿過切換點(假設我們已偏置電源和共模輸入電平,以避免切換電壓)。

電源注意事項

輸出電流將會調節本地的供電電源。電源訊號將通過PSRR傳輸到輸入端。被影響的輸入會產生輸出訊號,圍繞其迴路運行。在1kHz頻率下,1μF本地旁路電容的阻抗為159Ω,遠低於電源之間線路加上電源本身的阻抗。因此,本地旁路電容實際上在低於100kHz的頻率下沒有效果。在1kHz頻率下,調控情況由遠端電源控制。在1kHz頻率下,放大器可能達到90dB電源抑制比。請注意,運算放大器電源埠的大部分電流包含了大量的訊號諧波,所以我們希望從輸出到供給電源的增益低於30dB,以實現120dBc的目標。要實現30dB的增益,需要電源阻抗< 30×負載阻抗。因此,500Ω負載需要電源的阻抗小於17Ω。這種情況是可行的,但是如此即不能在電源與運算放大器之間串聯電阻和電感。在10kHz頻率下,要求則更加嚴格;PSRR將從90dB降至70dB,而電源阻抗則必須降至1.7Ω。可行,但要求嚴苛。使用大型本地旁路可提供幫助。

20200204_ADI_TA71P9

圖9:負載和電源電流迴路

20200204_ADI_TA71P10

圖10:複合放大器與單一放大器失真測試

從佈局的角度來看,瞭解輸出電流迴路的路徑非常重要,如圖9所示。

圖9左側的圖表顯示了驅動至負載的正電源電流,然後又透過地面回歸負載。在整個接地路徑中可能存在壓降,以致於偶諧波電源電流的電壓從訊號源降至輸出,從回饋分頻器降至輸出或輸入地。不過,此地非彼地。圖9右側顯示了一種傳輸電源電流的更好方式。電源電流從輸入和回饋節點傳出。

在高於100kHz的更高頻率下,電源線路的磁輻射可能成為失真來源。電源的偶諧波電流可通過磁性方式耦合到回饋網路的輸入,從而使失真隨頻率大幅增加。在這些頻率之下,審慎的佈局至關重要。有些放大器採用的是非標準接腳;它們的電源接腳遠離輸入,有些甚至會在輸入側提供額外的輸出埠,以避免磁干擾。

減少負載為主的失真

在高負載環境下,許多運算放大器的輸出級都會成為主要的失真來源。您可以透過一些技巧來改善負載失真。其一,使用複合放大器,即一個放大器驅動輸出,另一個放大器進行控制,如圖10所示。

此電路是透過LTspice模擬設計實現。例如ADI LTC6240和LT1395的spice模型檔中包含失真重播功能的巨集模型。大多數巨集模型都不會嘗試顯示失真情況,即使顯示,模擬結果也可能不準確。該工具(LTspice)可查看巨集模型的文字檔,確實如此,這些巨集模型的失真類比效果非常不錯。

圖10右側是LTC6240,提供的增益為2,驅動電阻為100Ω,對於該放大器而言負載較大。圖10左側是一款複合放大器,輸入端另設一個LTC6240,並有一款良好的寬頻電流回饋放大器(CFA)作為獨立放大器來驅動相同的負載。複合放大器的理念是,輸出運算放大器已具備適度的低失真,並且透過輸入放大器在頻率範圍內的迴路增益可進一步減少該失真。對於獨立放大器和複合放大器,我們的閉迴路增益都為2,但在複合放大器中,可以對LT1395單獨設置其自身的增益(透過Rf1和Rg1設定為4),以降低控制放大器的輸出擺幅。由於輸入引發的失真隨輸出振幅的平方增加,由此可進一步減少控制運算放大器的失真。

圖11顯示了10kHz、4Vp-p輸出的頻譜。

諧波失真的計算方式為:每個諧波電平(dB)減去基波位準(在10kHz頻率下)。如圖底部所示,輸入訊號的失真約為–163dBc,非常好,足以讓人相信模擬效果。V(out2)來自於獨立的LTC6240,失真為–78dBc。也不錯,但當然沒有達到ppm級。

20200204_ADI_TA71P11

圖11:複合放大器和常規放大器的失真頻譜。

圖11頂部顯示了複合放大器的失真,–135dBc,相當出色。這麼好的結果,我們能否相信?為了加以驗證,中間部分顯示了原理圖上節點的失真。如果複合放大器輸出端的失真接近於零,但輸出放大器本身的失真確實有限,那麼回饋過程會在其輸入端(中間)為輸出放大器失真設置負值。中間部分的失真為–92dBc,這實際上與LT1395資料手冊的曲線匹配!我仍會想,如果巨集模型中體現出實體LTC6240輸入CMRR或ICMR曲率,它們可能還會增加實際的電路失真。

遺憾的是,很少有巨集模型包含失真。您必須閱讀巨集模型.cir檔的標題來查看其是否受支援。要瞭解失真是否與資料手冊的曲線匹配,需要進行一些比較。

複合放大器的補償可能有點棘手,但在我們的示例中,第二個放大器的頻寬比輸入放大器高出10倍以上,只需少許Cf即可提供電路補償。在此補償架構中,如果控制放大器的總體增益中包括BW的頻寬,那麼輸出放大器的頻寬應>3 × BW,而總體頻寬應保守設定為約等於BW/3。

為避免頻寬損耗,我們可以使用增強放大器的方法。這樣相較複合方案對失真的改善較小,但頻寬及建立時間都會毫髮無損。圖12顯示了測試原理圖。

20200204_ADI_TA71P12

圖12:增強型放大器與獨立放大器的模擬設置。

圖12右側顯示了U2,即我們的獨立LTC6240;左側顯示兩個LTC6240放大器。U1同獨立放大器類似,控制輸出,增益為2;U2的增益為3。U2在增強節點的輸出電壓大於U1的相應電壓,所以U2會向輸出端驅動輸送電流。RBOOST和U2的增益可以配置,以使U2向Rl驅動輸送96%的負載電流,並使U1保持輕載,從而改善失真。我們需要確保U2包含足夠的餘裕,以承載額外的擺幅。

LTC6240在kΩ範圍內的負載失真主要為輸入失真,但對於100Ω負載則主要為輸出級失真。
圖13顯示了頻譜結果。

20200204_ADI_TA71P13

圖13:增強型放大器和常規放大器的失真頻譜。

同樣地,獨立放大器在10kHz頻率下的失真為–78dBc。增強型放大器提供的失真為–106dBc;不像複合放大器那麼好,但比獨立放大器幾乎高出30dBc。不過,增強型放大器的頻寬只會降低少許。

請注意,RBOOST微調了一下;如果將其改為52 ± 2Ω,增強型失真則下降10dBc,但隨後發生的變化則較小,最高為±10Ω。似乎U1有一些預期極性的適度負載。理想(無負載)或額外的增強電流會導致失真增加。

最好的情況是,U2與U1有相同的群組延遲,以使增強訊號與輸出同時出現。U2的增益比U1高50%,因而閉迴頻寬較少,這意味著增強輸出會使頻率範圍內的主要輸出延遲。透過跨接在U1輸入端的電阻,可將U1的頻寬降至與U2相同的水準。如此可使U1的雜訊增益等於U2,從而實現相同的群組延遲。該模擬器在10kHz頻率下沒有改善;U1提供最佳失真,無延遲均衡。您需要嘗試一下,才能瞭解在更高的頻率下是否也是這種情況。如果放大器為電流回饋類型,那麼可以透過降低Rf1和Rg1使U2的頻寬升至U1的水準。

結論

遺憾的是,商用型ppm精度放大器難以找到(如果可以找到)。市場上存在ppm線性放大器,但必須注意這些放大器的輸入電流,它們可能會透過電路中的應用阻抗產生失真。這些阻抗可以降低,但在回饋中驅動它們會導致運算放大器輸入端產生失真的風險。在特別低的輸入電流和變動環境下使用運算放大器,可以透過調整電路中的應用阻抗以使運算放大器獲得最佳失真,但這樣將會增加系統雜訊。要達到ppm級線性度和雜訊,便需要認真挑選運算放大器並最佳化應用電路。

發表評論