如何克服MRAM關鍵製程挑戰?

作者 : Meng Zhu、Roman Sappey and Jeff Barnum,KLA公司

MRAM的基本結構是磁性穿隧結,由兩個鐵磁層組成,兩個鐵磁層之間由絕緣穿隧障壁隔開...

磁阻隨機存取記憶體(MRAM)是一種利用磁態儲存資訊的非揮發性記憶體(NVM),MRAM的基本結構是磁性穿隧結(MTJ),由兩個鐵磁(FM)層組成,兩個鐵磁層之間由絕緣穿隧障壁隔開(參考圖1)。當兩個磁性層的磁化強度平行時,電子容易從一個磁性層穿隧到另一個磁性層,從而形成低電阻狀態(RP)。

然而,當兩個磁性層反平行時,電子穿隧變得困難,從而導致更高的電阻狀態(RAP)。穿隧磁阻(TMR)是MTJ最重要的參數之一,量化了我們區分高阻狀態和低阻狀態的能力,透過操縱其中一層的磁化強度,可以在結中將資訊儲存為「1」(R值高的狀態)和「0」(R值低的狀態),然後可以藉由量測結電阻來讀取資料。透過施加外部磁場或在連接處產生脈衝電流,可以改變層的磁化方向;後者利用一種稱為「自旋轉移矩」(spin-transfer torque,STT)的效應來改變極化電子的磁化強度。

20200302_MRAM_TA71P1

圖1:當兩個鐵磁(FM)層處於平行和反平行配置時,MTJ的基本結構。
(來源:KLA公司)

STT-MRAM具有出色的製程微縮能力,並且可以很容易地整合到當前的晶圓製程中。與需要不斷刷新的DRAM不同,STT-MRAM儲存資料並不需要消耗功率。用MRAM代替DRAM可以防止資料丟失,並使電腦無需等待軟體啟動就可以立即啟動。 STT-MRAM的密度比SRAM高,其讀寫速度也高於快閃記憶體,耐久性也更好。所有這些優點使STT-RAM成為替代某些應用程序中現有記憶體當中最具吸引力的候選者,並可能最終成為通用記憶體的解決方案。

圖2顯示IC產業中的記憶體階層結構(memory hierarchy)。橫軸表示記憶體/儲存裝置的容量(volume/capacity),縱軸表示記憶體元件的速度。過去,高速暫存記憶體和主記憶體之間,以及主記憶體和儲存裝置之間存在速度差距,如今許多新興的非揮發記憶體(NVM)已開始縮小這些差距。相變化記憶體(PCM),電阻式隨機存取記憶體(RRAM)和MRAM已經在某些應用程序中用作嵌入式NVM,例如微控制器(MCU)。

在未來的幾年中,MRAM或許可以取代某些SRAM,用於更接近核心處理器的高速緩衝記憶體。從長遠來看,一旦可以進一步提高其密度,就可以預期MRAM以及PCM或RRAM可以用作儲存級(storage class)記憶體解決方案。

20200302_MRAM_TA71P2

圖2:過去、現在和未來的運算設備記憶體階層結構。
(來源:KLA公司)

關鍵應用與製造商

如今的STT-MRAM越來越多地用於嵌入式記憶體應用之中,以取代快閃記憶體、EEPROM和SRAM,有多家邏輯元件IDM /晶圓代工廠正在提供嵌入式STT-MRAM解決方案:包括台積電(TSMC,22nm ULL CMOS)、三星(Samsung,28nm FD-SOI)、GLOBALFOUNDRIES (22nm FD-SOI)、英特爾(Intel,22nm FinFET)。

在不久的將來,我們將看到嵌入式STT-MRAM (eMRAM)出現在諸如物聯網(IoT)、微控制器(MCU)、汽車、邊緣運算和人工智慧(AI)等應用中。美國業者Everspin Technologies還提供了幾種獨立的MRAM產品,鎖定包括航太、汽車、儲存、工廠自動化、IoT、智慧能源、醫療和工業機器控制/運算等應用。

從市場角度來看,儘管NAND和DRAM將在未來幾年保持主導地位,但是MRAM預計將會有顯著成長。根據市場研究機構Yole Développement報告,到2024年STT-MRAM市場可望達到 18億美元規模(包括12億美元規模的嵌入式方案,以及約6億美元的獨立元件),2018到2024年間的複合年成長率為85%,總產量超過30萬片晶圓(wafer production volume),同期間複合年成長率為126%。

20200302_MRAM_TA71P3

圖3:Yole Développement的MRAM市場報告。
(來源:Yole MRAM Technology and Business 2019 Report)

MRAM製程挑戰

MRAM元件通常在半導體晶圓廠的後端(BEOL)製程生產,關鍵製程步驟包括:

(1)底部電極的形成(參考圖4):經由傳統圖案化(patterning)與鑲嵌製程(Damascene process)形成的底部電極層需要拋光至平坦,並為MTJ堆疊沉積提供超光滑的表面。在這個步驟中,測量和控制底部電極的平滑度對元件性能至關重要,必須控制和監控金屬電極的最終高度,同時也必須毫無缺陷。

20200302_MRAM_TA71P4

圖4:MRAM底部電極(BE)形成。
(來源:KLA公司)

(2) MTJ堆疊沉積(參考圖5):MRAM是使用單個一體化的機台進行物理氣相沉積(PVD),可以精確地沉積20至30個不同的金屬和絕緣層,每個金屬層和絕緣層的厚度通常在0.2至5.0nm之間。必須精確測量和控制每一層的厚度、均勻性、粗糙度和化學計量。氧化鎂(MgO)膜是MTJ的核心,它是在自由層(free layer)和參考層(reference layer)之間形成障壁(barrier)的關鍵層,需要以0.01nm的精度進行沉積,以重複實現目標電阻面積乘積(RA)和隧道磁阻(TMR)特性。RA和TMR是決定元件性能、良率和可靠性的關鍵參數,甚至只有幾個缺失的原子也會嚴重影響RA和TMR,這解釋了為什麼量測在MRAM製造中如此重要。

20200302_MRAM_TA71P5

圖5:典型的MRAM堆疊沉積範例。
(來源:KLA公司)

(3)磁退火:沉積後的堆疊退火確定了參考層(MgO下方的介面)和MgO穿遂障壁的晶體取向。通常,MTJ在高溫下在磁場中退火,以改善材料和界面質量並確定磁化方向。在此步驟之後,為了進行製程控制需要對MTJ的電和磁特性進行監控。這些是製造MRAM的關鍵在線量測(inline metrology)步驟。

(4) MTJ柱圖案化(參考圖6):MRAM單元通常是直徑約20~100nm的圓形柱。從光罩到光阻,從光阻到MTJ疊層的圖案轉移需要精確控制,從而使元件正常運作。透過非透明的MTJ堆疊進行微影疊對圖案對準(Lithography overlay patterning alignment)是一個挑戰。離子束蝕刻必須保證支柱蝕刻後完好無損,並且在MTJ底部電極上停止蝕刻的同時,不會在其側壁留下金屬再沉積。蝕刻腐蝕、損壞和沿MgO暴露層的金屬再沉積是關鍵問題,必須在此步驟中進行監控。監視和控制最終MTJ柱的高度和形狀(主要是在MgO介面)以及柱的直徑對於實現均勻的單元圖案至關重要,這反過來又使得MRAM單元的開關分佈最小化。最後,封裝層覆蓋了所有內容,以保護MTJ元件。該層必須毫無缺陷,並且其厚度必須滿足規格要求。

20200302_MRAM_TA71P6

圖6:蝕刻的MRAM柱(在封裝層之前)。
(來源:KLA公司)

(5)頂部電極的形成:頂部電極的形成與底部電極非常相似,其關鍵是圖案對準。在最終結構中使用雙重鑲嵌製程(dual damascene process)、CD、形狀、輪廓和深度以及任何類型的缺陷都很重要

為MRAM製程打造的量測方案

半導體製程控制和支援技術供應商KLA對MRAM作為一種新興的NVM技術的前景感到振奮,為IC製造商提供了一系列解決方案的組合,可幫助加速MRAM產品開發,確保成功實現量產並在生產中取得最佳良率。這些技術解決方案包括:

  • 使用光譜橢圓偏振(SE)技術進行膜厚度和化學計量的測量,這些技術為MTJ疊層沉積提供了重要的關鍵參數。
  • 使用散射測量和成像的疊對量測系統進行圖案對準(patterning alignment)量測,使用光學散射測量CD和形狀計量系統進行關鍵尺寸和3D元件形狀測量以及run time patterning control數分析,以最佳化MRAM cell patterning 元件疊對、CD和形狀。
  • MRAM堆疊沉積的電磁特性,可使用CAPRES電流平面穿隧(CIPTech)和MicroSense磁光Kerr效應,提供對預計的最終電池性能的早期反饋(MOKE)技術。CAPRESCIPTech是一種12點探針電阻技術,可在產品晶圓圖案化之前,針對MTJ疊層進行沉積、退火和磁化後的TMR和RA測量。MicroSense Polar Kerr MRAM (PKMRAM)則表徵了磁性能,例如自由層和固定層的矯頑場,以及多層MTJ堆疊在沉積、退火和在毯覆薄膜或有圖案的晶圓上磁化。這種非接觸式全晶圓技術可測量自由層和固定層的磁性。
  • 一系列控片和線上產品晶圓缺陷檢測和檢視系統(取決於靈敏度和採樣要求),可以線上檢測關鍵缺陷,幫助工程師發現並解決可能影響良率和元件性能的製程問題。
  • In-situ process control wafers,透過在製程反應爐中擷取和記錄參數並用於可視化、診斷和控制製程條件。

發表評論