利用Protium X1實現早期軟體開發與高效系統驗證

作者 : Cadence Design Systems

設計團隊往往面臨著晶片複雜度提升、嵌入軟體比例增加,但開發時程卻又越來越短的兩面夾擊。如何善用系統驗證工具,協助他們儘早開始進行韌體/軟體開發與設計驗證,已是刻不容緩的議題。

隨著AI、5G應用的蓬勃發展,現在設計團隊往往面臨著晶片複雜度提升、嵌入軟體比例增加,但開發時程卻又越來越短的兩面夾擊。如何善用系統驗證工具,協助他們儘早開始進行韌體/軟體開發與設計驗證,已是刻不容緩的議題。長期以來,FPGA原型驗證一直是達成此目標的關鍵技術。然而,傳統FPGA原型系統的上線往往非常耗時、耗力,無法因應此日益嚴苛的挑戰。

Cadence Protium X1便是為克服此挑戰而全新開發的首款企業級原型驗證平台,能提供極佳的擴充性與靈活性,協助工程團隊加速初期軟體開發以及高效能的系統驗證。透過提供完備、具生產力的解決方案,Protium X1克服了傳統FPGA原型驗證系統的瓶頸,能把原型上線的時間從數個月縮短到數周、甚至數天。

此外,若進一步與Cadence的硬體模擬平台Palladium結合,利用我們為這兩個平台特別打造的一致性流程(congruency flow),工程團隊可以在硬體模擬與原型驗證之間快速移轉,使晶片驗證的硬體模擬可與早期軟體開發及效能測試同步進行,更能大幅縮短整體設計驗證的時程。本文中,將詳細介紹新推出的Protium X1平台,並說明與Palladium平台結合帶來的加乘效益。

Protium X1原型驗證系統簡介

從最早的桌上型RPP開始,到後來的Protium以及Protium S1,Protium X1已是Cadence推出的第四代FPGA原型驗證產品。隨著FPGA元件的速度與容量提升,功能更為強大,最新的Protium X1平台是採用Xilinx Virtex Ultrascale VU440陣列所開發的。

可擴充的容量

Protium X1採先進的刀鋒架構,使用者能擴充到32個機架以及1536顆FPGA,以支援AI、5G晶片等數十億邏輯閘的設計。每個刀鋒能單獨使用,或是在機架中與最多8個刀鋒相連。多個機架可再互連,以實現更大規模的配置。十億閘級設計最高可達到5MHz執行速度,單FPGA設計則可達100MHz。

在靈活性方面,Protium X1的單FPGA粒度(single-FPGA granularity)、多使用者功能,可確保高利用率與效率,使其對IoT、汽車、儲存、消費性應用,以及任何的IP與子系統配置來說,都能適用。每個刀鋒最多可供6個使用者同步使用,可執行相同或是完全不同的設計。

 快速上線與先進的除錯功能

有時工程團隊最關注的,只是希望能盡早完成設計。對此,Protium X1提供了AutoFlow工具程式,涵蓋編譯、分割、以及FPGA佈局繞線(P&R),能把FPGA原型製作從幾個月縮短為數天或一周內完成。

此套功能強大的FPGA編譯與建置軟體,是實現快速上線的關鍵,並解決了諸如時脈、記憶體、分割、以及FPGA時序收斂等常見的FPGA問題,同時還保存了原始RTL設計的完整性,這是FPGA原型驗證系統的重要突破。

在除錯方面,Protium X1提供的先進除錯功能包括,完整的可視性、即時訊號監控、以及設計記憶體上傳/下載。它具備與模擬類似的除錯功能,能夠動態存取所有的訊號,並內建高效能資料擷取卡,能即時在十秒內擷取數百萬週期的數千個訊號,協助工程師運用更多訊息進行除錯。

針對韌體/軟體驗證,JTAG和UART可與軟體除錯器、時脈控制、記憶體後門存取等功能整合。至於與周邊介面的連結,Cadence的Speed Bridge配接器能與Protium X1連結,以全速執行包括PCIe、乙太網路、USB等介面。若不採用硬體配接器,亦能透過全速的原生介面,或C模型的虛擬介面方式來執行。

 Protium + Palladium效益加乘 生產力提升更顯著

在晶片開發過程中,當RTL設計尚未完全定案時,通常利用硬體模擬來除錯是最好的選擇。然而,當RTL較為確定了,開發焦點轉移到軟體與系統上線時,這時利用FPGA原型驗證,雖然可視性較低,但可提供更快的執行速度。因此,這兩種技術平台的結合運用,可以為整個開發過程提供更高的驗證效率與生產力。

有鑑於此,Protium FPGA原型驗證與Palladium Z1硬體模擬平台是專門為了共同使用所設計的,也建立了一致性流程,這與市場上的其它解決方案是有顯著差別的。

 圖一:結合運用Palladium和Protium可實現更高生產力的系統驗證。

這兩個平台擁有相同的編譯器前端,這意味著,能夠輕鬆地把設計從硬體模擬移轉到FPGA原型驗證,或是,當需要完整可視性來除錯困難問題時,在把設計從FPGA原型移轉回硬體模擬。因此,透過相同的輸入規則、幾乎相同的編譯器、相同的Speed Bridge配接卡介面,能使兩個平台的驗證環境一致,資源共享。

不過這兩個系統在應用上,各有其強項。Palladium較容易上線,但執行速度較慢,卻可提供完整的可視性。Protium上線雖較不容易,但執行速度卻很快,然而,它的硬體除錯功能有限,較適合用來軟體除錯。所以,工程團隊應善用其特質,充分結合運用,以取得相輔相成的效益。

FPGA原型創建技術的發展已經過一段時間,為因應現今新的設計驗證需求,業界需要新的典範移轉,才能突破傳統方案的瓶頸。我們相信,利用基於此思維全新開發的Protium X1,並搭配運用硬體模擬Palladium平台,將能為複雜晶片的設計驗證與軟體早期開發帶來更高的價值。

發表評論