益華電腦(Cadence Design Systems)宣布擴大與Arm的長期合作關係，強化以Arm Cortex-A78和Cortex-X1 CPU為設計基礎的行動裝置開發。為了推動Cortex-A78和Cortex-X1的採用，Cadence提供了全面的數位化全流程快速採用套件(RAK)，幫助客戶在功耗、性能和面積(PPA)上進行最佳化，並提高整體設計生產力。此外，設計團隊在進行以ARM Cortex-A78和Cortex-X1 CPU為基礎的設計時，Cadence驗證套件及其引擎可提高驗證生產力。

精進後的Cadence數位全流程快速採用套件可提供最佳的功率和性能，並支援7奈米和5奈米先進製程。全面整合的Cadence RTL-to-GDS RAK 包括了Genus合成解決方案、Innovus設計實現系統、Quantus萃取解決方案、Tempus時序Signoff和ECO解決方案，以及Voltus IC電源完整性解決方案。數位全流程中整合的關鍵功能如下：

• Cadence iSpatial技術整合Genus合成解決方案以及Innovus設計實現系統的，提供更好的PPA效能並完成更快的設計收斂；
• 從RTL至簽核的向量驅動(vector-driven)為功率進行優化，可協助設計工程師獲得關鍵負載模式的最低功耗；
• 使用Cadence獨特的數據模型，可同時實現電源完整性和簽核收斂，並整合設計實現、時序簽核和IR drop (降壓) 收斂引擎等，而這些正是在5奈米和7奈米先進製程上進行設計時的關鍵要素。

精進後的Cadence驗證套件及其引擎的組合展現強大的效能，可支援以Arm Cortex-A78和Cortex-X1 CPU為基礎的設計，並大幅提高了驗證效能。經優化的Cortex-A78和Cortex-X1 CPU的套件包括Cadence Xcelium邏輯模擬平台，PalladiumRZ1企業級硬體驗證模擬平台，JasperGoldR形式驗證平台以及vManager驗證規劃與管理解決方案，以及包括ACE與CHI-D 驗證IP與Perspec? 系統驗證工具Arm元件庫在內的Cadence Arm AMBAR VIP。

支持Cortex-A78和Cortex-X1開發的關鍵技術包括了JasperGold形式化特徵驗證平台驗證(FPV)和順序等價性檢查(SEC)應用，皆已應用於鎖步(lock-step)驗證，以及用來確定結果的跨多核心檢查中。此外，雙方客戶已採用驗證套件的動態引擎進行驗證和早期軟體開發。

Cadence數位化全流程為客戶提供設計收斂更快速的捷徑，以及更佳的可預測性。Cadence驗證套件具備一流的核心引擎、驗證結構技術，以及可提高驗證效能的解決方案。Cadence以智慧系統設計策略為藍圖，不斷推陳出新的流程和工具協助客戶實現卓越的設計。

活動簡介

TAIPEI AMPA & Autotronics Taipei X Tech Taipei 2023「智慧領航車聯網技術論壇」邀請來自產業的代表業者與專家齊聚一堂，透過專題演講、現場應用展示以及互動論壇，深人交流智慧交通與車聯網的融合應用，基礎設施以及安全測試與標準化等主題，帶來一系列迎接車聯網時代必須掌握的最新技術與市場趨勢，協助工程師進一步探索充滿無限可能的智慧移動大未來。

贊助廠商

立即報名