Chiplet持續擴張市場版圖 實作經驗交流是發展關鍵

作者 : Gary Hilson,EE Times特約編輯

透過有效地繞過摩爾定律,Chiplet可以使半導體產業恢復摩爾定律設定的慣常進度。Chiplet用多個較小的裸晶替代單一晶片,以封裝方式讓它們共同運作,比起單一晶片能添加更多電晶體...

小晶片(Chiplet)作為一個可行的先進晶片設計和製造方案日漸被業界認可,卻很快被發現有許多待解決的問題。

摩爾定律(Moore’s Law)已經有55年的發展歷史,半導體製造的演進步伐也在趨緩,Chiplet為半導體設計和整合提供了一種新的方法,可望再次加速產業的發展。市場研究機構Omdia最新發佈的研究報告預測,在製程中採用Chiplet的微處理器晶片未來會快速成長,到2024年該市場規模將由2018年的6.45億美元,擴張至58億美元(參考圖1)。

 

 圖1:Omdia預測,在製程中採用Chiplets的微處理器晶片全球市場規模,到2024年將成長到58億美元。

 

Omdia嵌入式處理器首席分析師Tom Hackenberg表示,透過有效地繞過摩爾定律,Chiplet可以使半導體產業恢復摩爾定律設定的慣常進度。Chiplet用多個較小的裸晶替代單一晶片,以封裝方式讓它們共同運作,比起單一晶片能添加更多電晶體;他表示,這將使半導體產業恢復讓IC每兩年增加一倍電晶體數量的演進週期。自1965年以來,摩爾定律一直是半導體產業的經濟學基礎。

Hackenberg亦指出,儘管Chiplet的潛力是革命性的,該技術並非全新概念。「長時間以來,業界一直致力於製程微縮,」相關進展從系統到電路板層級、再到晶片級;「現在,我們探討的是次晶片層級的下一個演進階段,也就是Chiplet。」

各家半導體大廠都轉向Chiplet方案,以因應摩爾定律物理極限帶來的衝擊;Hackenberg表示:「我們將很快遭遇摩爾定律的經濟壁壘。正如元件微型化趨勢帶來的成本上揚,促使製造商探索3D、新材料以及其他途徑,以在不犧牲良率的前提下推升性能,Chiplet也是其中之一。」

他認為,Chiplet受到青睞的原因不只是在微縮元件的同時能保持高良率,還有隨著電子裝置滲透到每一個角落,會需要更高密度、更異質性的解決方案,讓一小顆半導體元件能執行非常特定的應用功能;「一個小型子系統可能是訊號處理器,另一個小型子系統可能是繪圖處理器,還有一個可能是安全引擎或AI加速器。這個新興且不斷成長的異質晶片市場非常需要Chiplet製程技術。」

另一家市場研究機構Objective Analysis首席分析師Jim Handy認為,Chiplet另一個吸引人之處,在於你可以使用經實際驗證的元件和技術來構建它們,從而最大程度降低失敗機率。在以往,如果把一顆100美元的處理器和幾顆低成本的SRAM封裝在一起,其中只要有一顆SRAM失效,所有東西都得一起報廢,包括昂貴的處理器。而他表示,晶片測試與封裝技術的演進降低了這種風險:「你可以挑選那些確定它們能有效運作的元件,不再需要報廢一顆100美元的處理器。」

賽靈思(Xillinx)是在Chiplet還未發光發熱之前就開始採用該技術的業者之一,該公司晶片行銷總監Manuel Uhm表示:「多年來,我們已經以不同的方法和形式實現Chiplet。」賽靈思有不少已經上市的產品是利用了Chiplet技術──例如其堆疊晶片互連(stacked silicon interconnect,SSI)技術已經發展到第四代,Virtex UltraScale +產品則是以Chiplet將該公司大型FPGA裸晶與高頻寬記憶體(HBM)整合在一起(參考圖2)。

 

圖2:賽靈思的3D IC元件(如VU19P)是採用SSI技術,在多個裸晶之間實現高頻寬連結,而且每瓦功耗下能夠提供的裸晶間頻寬可媲美多晶片方案。

 

不過Uhm坦承也有一些產品未成功上市;「我們不斷創新、嘗試,而且我們會去了解最能滿足客戶需求的是什麼。從某些方面來說,從系統級在一顆單晶片上實現所有功能會更容易;兩者各有利弊;」Chiplet技術的優勢在於藉由將多個較小的裸晶組合在一起創造更大的元件,賽靈思得以提供傲人的運算密度。

Uhm表示,Chiplet技術能支援來自不同供應商的裸晶整合,如此一來他們就能各自專注於自身優勢;且因為不必採用最新一代製程節點就能取得大幅度的性能提升,而能以最佳價格實現最佳性能。他指出,有些Chiplet產品可能內含一顆60nm節點裸晶,還有一顆28nm節點裸晶,以滿足應用取得成功所需的成本目標;由於所採用的都是經驗證的技術,降低了風險,這種模組化設計可以做到既靈活又可靠。

因為Chiplet已經存在一段時間了,像賽靈思這樣的公司都是各自開發自己的一套方法來整合不同裸晶;這衍生了一個問題:是否需要一套技術標準?

 

圖3:因為採用預先驗證的Chiplet,zGlue整合平台(ZiP)可以在三周內完成原型。

 

對此產業標準組織開放運算計畫(Open Compute Project,OCP)的技術長Bill Carter表示,OCP也在尋求這個問題的答案,不過並非透過設置硬性規則,而是試著將常用的Chiplet整合流程的最佳實踐整理出來:「這其中有太多東西需要釐清。」

OCP發起的開放特定領域架構(Open Domain-Specific Architecture,ODSA)子計畫致力於透過導入新的介面、連結層、交易市場和早期概念驗證,來定義和開發Chiplet體系架構。在這個過程中可能會衍生標準,但眼前的迫切需求是彙整圍繞各種類型Chiplet的資訊,好將它們成功地組裝到單一封裝中;這些資訊包括凸塊模式、空間尺寸、封裝與裸晶的容許度等等。

Carter表示,Chiplet的另一個重要方面是測試覆蓋率(test coverage)。要在裸晶或封裝中有效測試特定功能,需要共享每顆Chiplet的製程資訊。如果發現某些問題,還需要有一個程序來針對問題除錯;特別因為可能涉及多家供應商,問題就能被隔離開來。他指出:「你可能有兩家不同的公司提供裸晶,由第三家公司負責生產,有些業務流程問題必須釐清。」

ODSA的參與者之一zGlue,是一家致力於讓Chiplet產業生態系更明確發展的公司;他們提供了一個客製化晶片的設計平台和流程,能協助硬體供應商因應越來越緊湊的產品上市時程壓力。zGlue共同創辦人暨技術長Jawad Nasrullah表示,整合Chiplet需要有範本作為指南,還需要為設計工程師建立一個可追蹤各種元件特性的參數庫,例如功率和測試能力。

Chiplet就好比物件導向(object-oriented)的程式設計,是一種基於物件概念的典範,可以包含欄位形式的資料和程序(procedures)形式的程式碼──硬體設計領域正在發生類似的典範轉移。Nasrullah表示,對於Chiplet,迫切需要的是介面,不僅是電氣介面,還有可以簡化設計、製造與協作的介面。zGlue最近開始推動的「開放Chiplet計畫」(Open Chiplet Initiative,OCI)旨在成為交易平台;他表示,如果一切都在公司內部進行,實際上只會是多晶片模組設計,「你需要跨公司的合作。」

OCI提供了一個開放源碼設計、工具和檔案格式的資料庫,涵蓋了從工具集直到完整設計的Chiplet生態系統。OCI工具包含zGlue交換格式(ZEF)、啟動/測試軟體庫(bring-up/testing software library,如PyChipBuilder)、設計範例、開發工具套件,以及用於展示和散播開放源碼專案的根據地。

Carter表示,隨著越來越多公司開始關注並採用Chiplet,傳統上必然是企業內部專有的製程和解決方案將逐漸公開;「這些資訊其實不需要是專有,過去如此是因為它們從未對外曝光。」

 

本文同步刊登於《電子工程專輯》雜誌2020年8月號;責編:Judith Cheng

(參考原文 :Chiplet Uptake Creates Demand for Best Practices,By Gary Hilson)

掃描或點擊QR Code立即加入 “EETimes技術論壇” Line 群組 !

 EET-Line技術論壇-QR

發表評論